JPH01154228A - ファームウェア制御方式 - Google Patents
ファームウェア制御方式Info
- Publication number
- JPH01154228A JPH01154228A JP62312817A JP31281787A JPH01154228A JP H01154228 A JPH01154228 A JP H01154228A JP 62312817 A JP62312817 A JP 62312817A JP 31281787 A JP31281787 A JP 31281787A JP H01154228 A JPH01154228 A JP H01154228A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- adapter
- input
- initial diagnosis
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000003745 diagnosis Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
炎丘公１
本発明はファームウェア制御方式に関し、特に入出力制
御装置の配下に設けられ、夫々がマイクロプロセッサを
有する複数のデバイスインタフェース装置（以下、アダ
プタと略す）のファームウェア制御方式に関する。
御装置の配下に設けられ、夫々がマイクロプロセッサを
有する複数のデバイスインタフェース装置（以下、アダ
プタと略す）のファームウェア制御方式に関する。
従来技術
従来のかかるファームウェア制御方式は第２図に示す如
き構成のシステムにより行われる。図において、入出力
制ｙｅｎ装置１の配下で動作するアダプタ５・１〜５・
ｎが共通バス３にて相互に接続されている。例えば、ア
ダプタ５・１は図示する如く、マイクロプロセッサ１１
と、このマイクロブ０セッ、すの動作手順を定めるプロ
グラムが格納されるＲＡＭ（ランダムアクセスメモリ）
１２と、ｖｊｍ診断用プログラムが予め格納されたファ
ームウェア用ＲＯＭ（リードオンリメモリ）１６と、こ
れ等両メモリ１２及び１６の出力をマイクロプロセッサ
１１へ択一的に供給するマルチプレクサ′１３と、この
マルチプレクサ１３を切替える切替制御部１４とを有し
ている。他のアダプタ５・２〜５・ｎについても全く同
一の構成となっている。
き構成のシステムにより行われる。図において、入出力
制ｙｅｎ装置１の配下で動作するアダプタ５・１〜５・
ｎが共通バス３にて相互に接続されている。例えば、ア
ダプタ５・１は図示する如く、マイクロプロセッサ１１
と、このマイクロブ０セッ、すの動作手順を定めるプロ
グラムが格納されるＲＡＭ（ランダムアクセスメモリ）
１２と、ｖｊｍ診断用プログラムが予め格納されたファ
ームウェア用ＲＯＭ（リードオンリメモリ）１６と、こ
れ等両メモリ１２及び１６の出力をマイクロプロセッサ
１１へ択一的に供給するマルチプレクサ′１３と、この
マルチプレクサ１３を切替える切替制御部１４とを有し
ている。他のアダプタ５・２〜５・ｎについても全く同
一の構成となっている。
この様な従来のアダプタのファームウェア制御方式では
、各アダプタが個別にファームウェアを格納するための
ＲＯＭ１６を有しているので、同一内容のメモリが多数
必要となるうえに、アダプタ内のバードアエアがそれだ
け増大することになる。また、ファームウェアに修正や
変更等を加える場合には、全アダプタのＲＯＭを全て書
替える必要があるという欠点がある。
、各アダプタが個別にファームウェアを格納するための
ＲＯＭ１６を有しているので、同一内容のメモリが多数
必要となるうえに、アダプタ内のバードアエアがそれだ
け増大することになる。また、ファームウェアに修正や
変更等を加える場合には、全アダプタのＲＯＭを全て書
替える必要があるという欠点がある。
発明の目的
そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その目的とするところは、ア
ダプタのファームウェア伍を削減すると共にファームウ
ェアの修正、変更が容易なファームウェア制御方式を提
供することにある。
くなされたものであって、その目的とするところは、ア
ダプタのファームウェア伍を削減すると共にファームウ
ェアの修正、変更が容易なファームウェア制御方式を提
供することにある。
発明の構成
本発明によれば、入出力制御装置の配下に設置ノられ夫
々がマイクロプロセッサを有する複数のデバイスインタ
フェース装置を初期診断するための初期診断ファームウ
ェアの制御方式であって、入出力制御装置に前記デバイ
スインタフェース装置の全てに共通する初期診断プログ
ラムであるファームウェアを格納しておき、これ等デバ
イスインタフェース装置の各々の初期診断動作時に、前
記入出力制御装置に格納されているＪＩ−通フアームウ
ェアを前記マイクロプロセンナに夫々供給するようにし
たことを特徴とづ−るファームウェア制御方式が１９ら
れる。
々がマイクロプロセッサを有する複数のデバイスインタ
フェース装置を初期診断するための初期診断ファームウ
ェアの制御方式であって、入出力制御装置に前記デバイ
スインタフェース装置の全てに共通する初期診断プログ
ラムであるファームウェアを格納しておき、これ等デバ
イスインタフェース装置の各々の初期診断動作時に、前
記入出力制御装置に格納されているＪＩ−通フアームウ
ェアを前記マイクロプロセンナに夫々供給するようにし
たことを特徴とづ−るファームウェア制御方式が１９ら
れる。
実施例
以下に図面を用いて本発明の実施例について詳細に説明
する。
する。
第１図は本発明の実施例のシステムブロック図であり１
．第２図と同等部分は同一符号により示している。各ア
ダプタ５・１〜５・ｎは入出力制り０装置１の配下にあ
り、この入出力制御装置１はすべてのアダプタに対して
共通の初期診断ファームウェア用ＲＯＭ２を有する。こ
のファームｒクエアの命令は、入出力制御［ＩＲ装置と
各アダプタとを接続する共通バス３とは別に、ファーム
ウェア供給用の接続回路４を介して各アダプタに夫々供
給されるようになっている。
．第２図と同等部分は同一符号により示している。各ア
ダプタ５・１〜５・ｎは入出力制り０装置１の配下にあ
り、この入出力制御装置１はすべてのアダプタに対して
共通の初期診断ファームウェア用ＲＯＭ２を有する。こ
のファームｒクエアの命令は、入出力制御［ＩＲ装置と
各アダプタとを接続する共通バス３とは別に、ファーム
ウェア供給用の接続回路４を介して各アダプタに夫々供
給されるようになっている。
例えば、アダプタ５・１は図示する様にマイクロプロセ
ッサ１１と、ＲＡＭ１２と、このＲＡＭ１２の出力と接
続回路４の出力とを択一的にマイクロプロセッサ１１へ
供給するマルチプレクサ１３と、このマルチプレクサ１
３を切替える切替制御部１４と、更にはエラー検出フラ
グ１５とを有している。他のアダプタについても全く同
一構成とする。
ッサ１１と、ＲＡＭ１２と、このＲＡＭ１２の出力と接
続回路４の出力とを択一的にマイクロプロセッサ１１へ
供給するマルチプレクサ１３と、このマルチプレクサ１
３を切替える切替制御部１４と、更にはエラー検出フラ
グ１５とを有している。他のアダプタについても全く同
一構成とする。
電源投入時、接続回路４の出力がマルチプレクサ１３に
より選択され、ＲＯＭ２から初期診断用のファームウェ
アがマイクロプロセッサ１１へ供給される。他のアダプ
タについても同様であるから、各アダプタは同一命令を
並列的に実行処理することになる。よって、この初期診
断命令の実行中に、いずれかのアダプタにてエラーが検
出されても、直ちにエラー処理へ移行することはなく、
エラー検出されたアダプタ内の１ラー検出フラグ（１５
）がセットされて、最終的なエラー処理の情報として保
持されていることになる。
より選択され、ＲＯＭ２から初期診断用のファームウェ
アがマイクロプロセッサ１１へ供給される。他のアダプ
タについても同様であるから、各アダプタは同一命令を
並列的に実行処理することになる。よって、この初期診
断命令の実行中に、いずれかのアダプタにてエラーが検
出されても、直ちにエラー処理へ移行することはなく、
エラー検出されたアダプタ内の１ラー検出フラグ（１５
）がセットされて、最終的なエラー処理の情報として保
持されていることになる。
この初期診断テストの動作及びイニシＶライズ動作が終
了すると、チエツク動作に入り、エラー検出フラグ（１
５）がセットされていないアダプタに関しては、ブート
ロードアウト待ちの状態になり、初期診断ファームウェ
ア動作が終了することになる。エラー検出フラグ（１５
）がセットされているアダプタに関しては、診断系制御
装置に対してエラーを報告し、初期診断のための専用バ
スを切離してエラー処理へ移行するのである。
了すると、チエツク動作に入り、エラー検出フラグ（１
５）がセットされていないアダプタに関しては、ブート
ロードアウト待ちの状態になり、初期診断ファームウェ
ア動作が終了することになる。エラー検出フラグ（１５
）がセットされているアダプタに関しては、診断系制御
装置に対してエラーを報告し、初期診断のための専用バ
スを切離してエラー処理へ移行するのである。
発明の効果
叙上の如く、本発明によれば、各アダプタのファームウ
ェアを共通の入出力制御装置内に予め格納してお、き、
必要に応じて各アダプタに並列的にこのファームウェア
を読出して供給するようにしているので、アダプタのフ
ァームウェアが削減できると共に、ファームウェアの変
更、修正に際し、入出力制御装置内のＲＯＭを書換るだ
けで全アダプタに対する変更、修正ができるという効果
がある。
ェアを共通の入出力制御装置内に予め格納してお、き、
必要に応じて各アダプタに並列的にこのファームウェア
を読出して供給するようにしているので、アダプタのフ
ァームウェアが削減できると共に、ファームウェアの変
更、修正に際し、入出力制御装置内のＲＯＭを書換るだ
けで全アダプタに対する変更、修正ができるという効果
がある。
第１図は本発明の実施例のブロック図、第２図は従来の
ファームウェア制御方式のブロック図である。 主要部分の符号の説明 １・・・・・・入出力制御装置 ２・・・・・・ファームウェアＲＯＭ ４・・・・・・接続回路 ５・１〜５・ｎ・・・・・・アダプタ １１・・・・・・マイクロプロセッサ １３・・・・・・マルチプレク号
ファームウェア制御方式のブロック図である。 主要部分の符号の説明 １・・・・・・入出力制御装置 ２・・・・・・ファームウェアＲＯＭ ４・・・・・・接続回路 ５・１〜５・ｎ・・・・・・アダプタ １１・・・・・・マイクロプロセッサ １３・・・・・・マルチプレク号
Claims (1)
- 入出力制御装置の配下に設けられ夫々がマイクロプロセ
ッサを有する複数のデバイスインタフェース装置を初期
診断するための初期診断ファームウェアの制御方式であ
って、入出力制御装置に前記デバイスインタフェース装
置の全てに共通する初期診断プログラムであるファーム
ウェアを格納しておき、これ等デバイスインタフェース
装置の各々の初期診断動作時に、前記入出力制御装置に
格納されている共通ファームウェアを前記マイクロプロ
セッサに夫々供給するようにしたことを特徴とするファ
ームウェア制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312817A JP2610912B2 (ja) | 1987-12-10 | 1987-12-10 | 入出力制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312817A JP2610912B2 (ja) | 1987-12-10 | 1987-12-10 | 入出力制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01154228A true JPH01154228A (ja) | 1989-06-16 |
| JP2610912B2 JP2610912B2 (ja) | 1997-05-14 |
Family
ID=18033769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62312817A Expired - Lifetime JP2610912B2 (ja) | 1987-12-10 | 1987-12-10 | 入出力制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610912B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181321A (ja) * | 1990-11-15 | 1992-06-29 | Nec Ibaraki Ltd | マイクロプログラムロード方式 |
| JP2009223636A (ja) * | 2008-03-17 | 2009-10-01 | Fujitsu Ltd | 情報処理システム、機能拡張装置及び制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589076A (ja) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | 車両用自動試験装置 |
-
1987
- 1987-12-10 JP JP62312817A patent/JP2610912B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589076A (ja) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | 車両用自動試験装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181321A (ja) * | 1990-11-15 | 1992-06-29 | Nec Ibaraki Ltd | マイクロプログラムロード方式 |
| JP2009223636A (ja) * | 2008-03-17 | 2009-10-01 | Fujitsu Ltd | 情報処理システム、機能拡張装置及び制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2610912B2 (ja) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3030342B2 (ja) | カード | |
| JPH01154228A (ja) | ファームウェア制御方式 | |
| JPS58211232A (ja) | マイクロコンピユ−タ出力回路 | |
| US7237099B2 (en) | Multiprocessor system having a plurality of control programs stored in a continuous range of addresses of a common memory and having identification registers each corresponding to a processor and containing data used in deriving a starting address of a CPU-linked interrupt handler program to be executed by the corresponding processor | |
| JP3060376U (ja) | メモリ装置 | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JPH0510698B2 (ja) | ||
| JPS6238746B2 (ja) | ||
| JPH03161845A (ja) | 情報処理装置 | |
| JPH1040125A (ja) | マイクロコンピュータ | |
| JPH01204118A (ja) | 情報処理装置 | |
| JPH0217555A (ja) | メモリ診断方式 | |
| JPS59163695A (ja) | テストシステム | |
| JPH01309155A (ja) | メモリ制御装置 | |
| JPH04297911A (ja) | カード誤挿入検出回路 | |
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
| JPH05120191A (ja) | 情報処理システム | |
| JPH05189353A (ja) | 情報処理システムのチャネル番号設定方式 | |
| JPS5856292A (ja) | メモリ初期設定方式 | |
| JPH0232441A (ja) | 記憶装置 | |
| JPS622179A (ja) | プリント配線板テストシステム | |
| JPS5943768B2 (ja) | チヤネル装置の初期起動方式 | |
| JPS6051909A (ja) | 読取り装置 | |
| JPH0628242A (ja) | メモリチップセレクト切換回路 |