JPH0430481U - - Google Patents

Info

Publication number
JPH0430481U
JPH0430481U JP7066990U JP7066990U JPH0430481U JP H0430481 U JPH0430481 U JP H0430481U JP 7066990 U JP7066990 U JP 7066990U JP 7066990 U JP7066990 U JP 7066990U JP H0430481 U JPH0430481 U JP H0430481U
Authority
JP
Japan
Prior art keywords
sample
circuit
storage device
clock pulse
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7066990U
Other languages
English (en)
Other versions
JPH0750715Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1990070669U priority Critical patent/JPH0750715Y2/ja
Publication of JPH0430481U publication Critical patent/JPH0430481U/ja
Application granted granted Critical
Publication of JPH0750715Y2 publication Critical patent/JPH0750715Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【図面の簡単な説明】
第１図は本考案の一実施例のブロツク図、第２
図は本考案の制御タイムチヤート、第３図はサン
プリング時のタイムチヤート、第４図は従来技術
でのサンプルデータ例の波形図、第５図は従来の
制御タイムチヤートである。 １……増幅器、２……トリガ発生回路、３……
鋸歯状波発生回路、４……コンパレータ、５……
ＤＡ変換回路、６……遅延量制御用デイジタル値
出力回路、７……ＮＡＮＤ回路、８……デイレー
ライン、９……デイレーライン、１０……ＡＤ変
換器、１１……バツフアメモリ、１２……サンプ
ルホールド回路、１３……増幅器、１４……マイ
クロプロセツサ、１５……表示用メモリ、１６…
…ＤＡ変換器、１７……増幅器、１８……ＣＲＴ
、１９……クロツクパルス制御回路、２０……Ｏ
Ｒ回路、Ａ……入力信号、Ｂ……トリガレベル、
Ｃ……トリガパルス、Ｄ……鋸歯状波電圧、Ｅ…
…ＤＡ変換出力電圧、Ｆ……コンパレータ出力、
Ｇ……ＮＡＮＤ回路７出力（クロツクパルス）、
Ｈ……サンプルホールド１２の入力部（入力信号
Ａの遅延した信号）、Ｊ……マイクロプロセツサ
１４のデータパス、Ｋ……クロツクパルス制御回
路１９の出力（Ｆ信号とは別にクロツクパルスＧ
を出力させる）、Ｌ……トリガイネーブル信号、
Ｍ……ＯＲ回路２０出力。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ アナログ入力信号に同期したトリガパルスか
    ら、ある遅延時間後に同期した一定周波数のクロ
    ツクパルスを発振出力する回路と該クロツクパル
    スにより入力信号をサンプルホールドするサンプ
    ルホールド回路と前記遅延時間を制御する手段を
    持ち、前記クロツクパルスにより入力信号をサン
    プリングし、記憶する記憶回路より成る波形記憶
    装置において、前記サンプルホールド回路へのク
    ロツクパルスを、前記の系とは別に任意に発振出
    力する手段を持つことを特徴とする波形記憶装置
    。 ２ 長い静止状態の後にサンプルを開始する前に
    疑似的にサンプルクロツクを発生させ、サンプル
    ホルダ回路を含むアナログ回路系を過渡状態から
    定常状態にすることを特徴とする波形記憶装置。 ３ 所定のサンプルが終了し、メモリへの書込み
    を停止させても、サンプルホルダ回路へのクロツ
    クを次のサンプルの準備が整うまで、継続させて
    発生させておくようにしたことを特徴とする波形
    記憶装置。
JP1990070669U 1990-07-04 1990-07-04 波形記憶装置 Expired - Lifetime JPH0750715Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990070669U JPH0750715Y2 (ja) 1990-07-04 1990-07-04 波形記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990070669U JPH0750715Y2 (ja) 1990-07-04 1990-07-04 波形記憶装置

Publications (2)

Publication Number Publication Date
JPH0430481U true JPH0430481U (ja) 1992-03-11
JPH0750715Y2 JPH0750715Y2 (ja) 1995-11-15

Family

ID=31607021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990070669U Expired - Lifetime JPH0750715Y2 (ja) 1990-07-04 1990-07-04 波形記憶装置

Country Status (1)

Country Link
JP (1) JPH0750715Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010187092A (ja) * 2009-02-10 2010-08-26 Dkk Toa Corp ピークホールド回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130232A (en) * 1979-03-30 1980-10-08 Yokogawa Hokushin Electric Corp Ad conversion system for repetitive waveform
JPS60128372A (ja) * 1983-12-16 1985-07-09 Hitachi Denshi Ltd 標本化保持回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130232A (en) * 1979-03-30 1980-10-08 Yokogawa Hokushin Electric Corp Ad conversion system for repetitive waveform
JPS60128372A (ja) * 1983-12-16 1985-07-09 Hitachi Denshi Ltd 標本化保持回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010187092A (ja) * 2009-02-10 2010-08-26 Dkk Toa Corp ピークホールド回路

Also Published As

Publication number Publication date
JPH0750715Y2 (ja) 1995-11-15

Similar Documents

Publication Publication Date Title
JPH0430481U (ja)
JPH0774634A (ja) 波形記憶装置
JPS5817598A (ja) 連続波形記憶方式
JPS62184365A (ja) 波形記憶装置
JPH01148868U (ja)
JPS6323487B2 (ja)
JPH0445063Y2 (ja)
JPS643078Y2 (ja)
RU1800452C (ru) Устройство дл ввода информации
SU1285491A1 (ru) Устройство дл воспроизведени функций времени
JPH0555892B2 (ja)
JP2883664B2 (ja) アナログ・デジタル変換装置
JPH0211600U (ja)
JPS6118657U (ja) アナログ信号瞬断発生回路
RU1839716C (ru) Формирователь последовательностей импульсов
JPS6243405Y2 (ja)
JPH0175878U (ja)
JPS629176U (ja)
JPS619946U (ja) ト−ン発振回路
JPS6142588U (ja) メモリ制御回路
JPH03205906A (ja) 信号発生装置
JPH0485296U (ja)
JPH0363868U (ja)
JPS5880571U (ja) 波形記憶装置
JPH04102080U (ja) 波形発生器