JPH10143462A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH10143462A JPH10143462A JP8293898A JP29389896A JPH10143462A JP H10143462 A JPH10143462 A JP H10143462A JP 8293898 A JP8293898 A JP 8293898A JP 29389896 A JP29389896 A JP 29389896A JP H10143462 A JPH10143462 A JP H10143462A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- port
- latch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 ポートの入出力の設定をソフトウェアにより
行う入出力モード・ラッチを有するマイクロコンピュー
タにおいて、外部からのノイズ、サージ等により変化し
てしまう入出力ポートの入力または、出力のモードが再
設定されることにより外来ノイズによるノイズ耐性が向
上し、信頼性の向上を図る。 【解決手段】 ライト命令実行時に入出力モード・ラッ
チをハードウェアにより出力モードに再設定し、またリ
ード命令実行時に入出力モード・ラッチをハードウェア
により入力モードに再設定する。
行う入出力モード・ラッチを有するマイクロコンピュー
タにおいて、外部からのノイズ、サージ等により変化し
てしまう入出力ポートの入力または、出力のモードが再
設定されることにより外来ノイズによるノイズ耐性が向
上し、信頼性の向上を図る。 【解決手段】 ライト命令実行時に入出力モード・ラッ
チをハードウェアにより出力モードに再設定し、またリ
ード命令実行時に入出力モード・ラッチをハードウェア
により入力モードに再設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特に周辺機能を設定や操作する入・出力モ
ードの設定に関する。
ータに関し、特に周辺機能を設定や操作する入・出力モ
ードの設定に関する。
【０００２】
【従来の技術】特開平５−３５６４４号公報従来のマイ
クロコンピュータは、図３に示すように、ソフトウェア
の命令により内部バス３０から転送されるポート選択信
号２０３とポート入出力モード信号２０１により入出力
制御信号２０６を出力する入出力モード・ラッチ２１
と、ライト信号２０４とポート選択信号２０３から出力
制御信号２０７を出力するＡＮＤ回路２９と、リード信
号２０５とポート選択信号２０３から入力制御信号２０
８を出力するＡＮＤ回路２６と、出力制御信号２０７に
よりデータ２０２を出力する出力ラッチ２３と、入力制
御信号２０８によりデータ２１１を入力する入力ラッチ
２４と、入出力制御信号２０６により制御される出力バ
ッファ２７と、インバータ２９を通った入出力制御信号
２０６により制御される入力バッファ２８と、出力バッ
ファ２７と入力バッファ２８に接続された入出力のポー
ト２５を有している。
クロコンピュータは、図３に示すように、ソフトウェア
の命令により内部バス３０から転送されるポート選択信
号２０３とポート入出力モード信号２０１により入出力
制御信号２０６を出力する入出力モード・ラッチ２１
と、ライト信号２０４とポート選択信号２０３から出力
制御信号２０７を出力するＡＮＤ回路２９と、リード信
号２０５とポート選択信号２０３から入力制御信号２０
８を出力するＡＮＤ回路２６と、出力制御信号２０７に
よりデータ２０２を出力する出力ラッチ２３と、入力制
御信号２０８によりデータ２１１を入力する入力ラッチ
２４と、入出力制御信号２０６により制御される出力バ
ッファ２７と、インバータ２９を通った入出力制御信号
２０６により制御される入力バッファ２８と、出力バッ
ファ２７と入力バッファ２８に接続された入出力のポー
ト２５を有している。
【０００３】図３に示す、従来の入出力ポートにおい
て、ポートを出力に切り替えるには、ソフトウェアの命
令により内部バス３０より転送されるポート選択信号２
０３とポート入出力モード信号２０１により入出力モー
ド・ラッチ２１が出力モードになり、入出力制御信号２
０６を出力し、出力バッファ２７を出力許可の状態にす
る。
て、ポートを出力に切り替えるには、ソフトウェアの命
令により内部バス３０より転送されるポート選択信号２
０３とポート入出力モード信号２０１により入出力モー
ド・ラッチ２１が出力モードになり、入出力制御信号２
０６を出力し、出力バッファ２７を出力許可の状態にす
る。
【０００４】同様にポートを入力に切り替えるには、ソ
フトウェアの命令により内部バス３０より転送されるポ
ート入出力モード信号２０１とポート選択信号２０３に
より入出力モード・ラッチ２１が入力モードになり、入
出力制御信号２０６を出力する。入力制御信号２０８
は、インバータ２２を通り、入力バッファ２８に入力さ
れる。
フトウェアの命令により内部バス３０より転送されるポ
ート入出力モード信号２０１とポート選択信号２０３に
より入出力モード・ラッチ２１が入力モードになり、入
出力制御信号２０６を出力する。入力制御信号２０８
は、インバータ２２を通り、入力バッファ２８に入力さ
れる。
【０００５】従来のポートにおいて、データを出力する
場合は、データ２０２とライト信号２０４とポート選択
信号２０３が内部バス３０より転送される。ライト信号
２０４とポート選択信号２０３の論理積をＡＮＤ回路２
９で行い、結果を出力制御信号２０７として出力ラッチ
２３に出力する。
場合は、データ２０２とライト信号２０４とポート選択
信号２０３が内部バス３０より転送される。ライト信号
２０４とポート選択信号２０３の論理積をＡＮＤ回路２
９で行い、結果を出力制御信号２０７として出力ラッチ
２３に出力する。
【０００６】出力ラッチ２３はデータ２０２と出力制御
信号２０７から出力データ２０９として出力バッファ２
７に出力する。データ２０９は出力バッファ２７からポ
ート２５に出力される。
信号２０７から出力データ２０９として出力バッファ２
７に出力する。データ２０９は出力バッファ２７からポ
ート２５に出力される。
【０００７】データを入力する場合は、入出力モード・
ラッチ２１から出力される入出力制御信号２０６によ
り、入力許可状態の入力バッファ２８が入力しているデ
ータ２１０を入力ラッチ２４に出力する。
ラッチ２１から出力される入出力制御信号２０６によ
り、入力許可状態の入力バッファ２８が入力しているデ
ータ２１０を入力ラッチ２４に出力する。
【０００８】リード信号２０５とポート選択信号２０３
の論理積をＡＮＤ回路２６で行い、結果を入力制御信号
２０８として入力ラッチ２４に出力する。
の論理積をＡＮＤ回路２６で行い、結果を入力制御信号
２０８として入力ラッチ２４に出力する。
【０００９】入力ラッチ２４は、入力制御信号２０８の
入力により、入力データ２１０を内部バス３０に出力す
る。
入力により、入力データ２１０を内部バス３０に出力す
る。
【００１０】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータでは、入出力モード・ラッチに値を一度設定する
と、ソフトウェアで意図的にリフレッシュを行わなけれ
ば、同じ設定で使う場合に限り、特に設定し直すことは
なかった。そのため外部からのノイズ、サージ等の影響
を受けて、ポートの入出力モードまたは、出力ラッチの
内容が変化してしまい、異常動作を起こすことがあっ
た。
ュータでは、入出力モード・ラッチに値を一度設定する
と、ソフトウェアで意図的にリフレッシュを行わなけれ
ば、同じ設定で使う場合に限り、特に設定し直すことは
なかった。そのため外部からのノイズ、サージ等の影響
を受けて、ポートの入出力モードまたは、出力ラッチの
内容が変化してしまい、異常動作を起こすことがあっ
た。
【００１１】本発明の目的は、上記従来技術の問題点に
鑑み、ポートの入出力の設定をソフトウェアにより行う
入出力モード・ラッチを有するマイクロコンピュータに
おいて、外部からのノイズ、サージ等により変化してし
まう入出力ポートの入力または出力のモードが再設定さ
れることにより外来ノイズによるノイズ耐性が向上し、
信頼性の向上を図ることにある。
鑑み、ポートの入出力の設定をソフトウェアにより行う
入出力モード・ラッチを有するマイクロコンピュータに
おいて、外部からのノイズ、サージ等により変化してし
まう入出力ポートの入力または出力のモードが再設定さ
れることにより外来ノイズによるノイズ耐性が向上し、
信頼性の向上を図ることにある。
【００１２】
【課題を解決するための手段】本発明は、上記課題を解
決するために、ポートの入出力の設定をソフトウェアに
より行う入出力モード・ラッチを有するマイクロコンピ
ュータにおいて、ライト命令実行時に入出力モード・ラ
ッチをハードウェアにより出力モードに再設定し、また
リード命令実行時に入出力モード・ラッチをハードウェ
アにより入力モードに再設定するものである。
決するために、ポートの入出力の設定をソフトウェアに
より行う入出力モード・ラッチを有するマイクロコンピ
ュータにおいて、ライト命令実行時に入出力モード・ラ
ッチをハードウェアにより出力モードに再設定し、また
リード命令実行時に入出力モード・ラッチをハードウェ
アにより入力モードに再設定するものである。
【００１３】本発明によれば、ポートの入出力モードを
出力ラッチへの値を設定する時およびポートからのデー
タ入力時に再設定を行う。このため、ポート・モードの
リフレッシュをする必要がない。
出力ラッチへの値を設定する時およびポートからのデー
タ入力時に再設定を行う。このため、ポート・モードの
リフレッシュをする必要がない。
【００１４】
【発明の実施の形態】図１を参照して本発明について説
明する。図１は本発明の実施例の構成を示す電気回路図
である。
明する。図１は本発明の実施例の構成を示す電気回路図
である。
【００１５】本実施例は、図１に示すように、内部バス
１０から転送される入出力モード信号１０１とポート選
択信号１０３に対応した入出力制御信号１０６を出力す
る入出力モード・ラッチ１と、内部バス１０から転送さ
れるポート選択信号１０３とライト信号１０４に対応し
た出力制御信号１１４を出力するＡＮＤ回路９と、内部
バス１０から転送されるデータ１０２を出力制御信号１
１４に対応して出力バッファ７に出力する出力ラッチ３
と、内部バス１０から転送されるポート選択信号１０３
とリード信号１０５に対応した入力制御信号１０８を出
力するＡＮＤ回路６と、入力制御信号１０８に対応し
て、入力バッファ８のデータ１１０を内部バス１０に出
力する入力ラッチ４と、入出力制御信号１０６により制
御され、出力ラッチ３のデータ１０９をポート５に出力
する出力バッファ７と、入出力制御信号１０６により制
御され、ポート５の入力データ１１１を入力ラッチ４に
出力する入力バッファ８と、内部バス１０から転送され
るポート選択信号１０３とライト信号１０４に対応した
入出力モード信号を入出力モード・ラッチに出力するＡ
ＮＤ回路１２と、内部バス１０から転送されるポート選
択信号１０３とリード信号１０５から入出力モード・ラ
ッチ１にリセット信号１１２を出力するＮＡＮＤ回路１
３を有している。
１０から転送される入出力モード信号１０１とポート選
択信号１０３に対応した入出力制御信号１０６を出力す
る入出力モード・ラッチ１と、内部バス１０から転送さ
れるポート選択信号１０３とライト信号１０４に対応し
た出力制御信号１１４を出力するＡＮＤ回路９と、内部
バス１０から転送されるデータ１０２を出力制御信号１
１４に対応して出力バッファ７に出力する出力ラッチ３
と、内部バス１０から転送されるポート選択信号１０３
とリード信号１０５に対応した入力制御信号１０８を出
力するＡＮＤ回路６と、入力制御信号１０８に対応し
て、入力バッファ８のデータ１１０を内部バス１０に出
力する入力ラッチ４と、入出力制御信号１０６により制
御され、出力ラッチ３のデータ１０９をポート５に出力
する出力バッファ７と、入出力制御信号１０６により制
御され、ポート５の入力データ１１１を入力ラッチ４に
出力する入力バッファ８と、内部バス１０から転送され
るポート選択信号１０３とライト信号１０４に対応した
入出力モード信号を入出力モード・ラッチに出力するＡ
ＮＤ回路１２と、内部バス１０から転送されるポート選
択信号１０３とリード信号１０５から入出力モード・ラ
ッチ１にリセット信号１１２を出力するＮＡＮＤ回路１
３を有している。
【００１６】本実施例の特徴は、図３に示した従来例の
回路構成にＡＮＤ回路１２とＮＡＮＤ回路１３とが新た
に付加されていることである。これら付加された回路を
除いた他の回路の動作については、基本的には、既に説
明した従来例の場合と同じである。
回路構成にＡＮＤ回路１２とＮＡＮＤ回路１３とが新た
に付加されていることである。これら付加された回路を
除いた他の回路の動作については、基本的には、既に説
明した従来例の場合と同じである。
【００１７】本実施例では、データを出力するためにポ
ートを出力モードに設定する場合、データ１０２の出力
時に同時に、内部バス１０より転送されてくるライト信
号１０４とポート選択信号１０３を、ＡＮＤ回路１２に
入力することにより、ＡＮＤ回路１２の出力である入出
力モード信号１１３で入出力モード・ラッチ１を出力モ
ードに設定を行う。
ートを出力モードに設定する場合、データ１０２の出力
時に同時に、内部バス１０より転送されてくるライト信
号１０４とポート選択信号１０３を、ＡＮＤ回路１２に
入力することにより、ＡＮＤ回路１２の出力である入出
力モード信号１１３で入出力モード・ラッチ１を出力モ
ードに設定を行う。
【００１８】これによりデータを出力する場合は、デー
タ１０２とライト信号１０４とポート選択信号１０３が
内部バス１０より転送される。ライト信号１０４とポー
ト選択信号１０３の論理積をＡＮＤ回路９で行い、結果
を出力制御信号１１４として出力ラッチ３に出力する。
入出力モード・ラッチ１から出力される入出力制御信号
１０６により、出力バッファ７が入力許可状態になる。
タ１０２とライト信号１０４とポート選択信号１０３が
内部バス１０より転送される。ライト信号１０４とポー
ト選択信号１０３の論理積をＡＮＤ回路９で行い、結果
を出力制御信号１１４として出力ラッチ３に出力する。
入出力モード・ラッチ１から出力される入出力制御信号
１０６により、出力バッファ７が入力許可状態になる。
【００１９】出力ラッチ３はデータ１０２と出力制御信
号１１４から出力データ１０９として出力バッファ７に
出力する。データ１０９は出力バッファ７からポート５
に出力される。
号１１４から出力データ１０９として出力バッファ７に
出力する。データ１０９は出力バッファ７からポート５
に出力される。
【００２０】同様に、データを入力するためにポートを
入力モードに設定する場合、ポート選択信号１０３とリ
ード信号１０５をＮＡＮＤ回路１３に入力することによ
り、ＮＡＮＤ回路１３の出力であるリセット信号１１２
で入出力モード・ラッチ１をリセットし、入力モードに
設定を行う。
入力モードに設定する場合、ポート選択信号１０３とリ
ード信号１０５をＮＡＮＤ回路１３に入力することによ
り、ＮＡＮＤ回路１３の出力であるリセット信号１１２
で入出力モード・ラッチ１をリセットし、入力モードに
設定を行う。
【００２１】これによりデータを入力する場合は、入出
力モード・ラッチ１から出力される入出力制御信号１０
６により、入力許可状態の入力バッファ８が入力してい
るデータ１１１を入力ラッチ４に出力する。
力モード・ラッチ１から出力される入出力制御信号１０
６により、入力許可状態の入力バッファ８が入力してい
るデータ１１１を入力ラッチ４に出力する。
【００２２】リード信号１０５とポート選択信号１０３
の論理積をＡＮＤ回路６で行い、結果を入力制御信号１
０８として入力ラッチ４に出力する。
の論理積をＡＮＤ回路６で行い、結果を入力制御信号１
０８として入力ラッチ４に出力する。
【００２３】入力ラッチ４は、入力制御信号１０８の入
力により、データ１１０を内部バス１０に出力する。
力により、データ１１０を内部バス１０に出力する。
【００２４】本実施例によれば、図２のフローチャート
に示すように、従来のマイクロコンピュータでデータ出
力するには、図２（Ｂ）のように、出力ラッチにデータ
を設定（ステップＢ１）した後、各ポートの入出力モー
ドを設定する必要がある（ステップＢ２）。本発明のマ
イクロピュータでデータ出力するには、図２（Ａ）のよ
うに、出力ラッチにデータの設定を行うとポートモード
の再設定を行う（ステップＡ１）ので、改めて各ポート
の入出力モードを設定する必要がなく、プログラムを短
縮することができる。
に示すように、従来のマイクロコンピュータでデータ出
力するには、図２（Ｂ）のように、出力ラッチにデータ
を設定（ステップＢ１）した後、各ポートの入出力モー
ドを設定する必要がある（ステップＢ２）。本発明のマ
イクロピュータでデータ出力するには、図２（Ａ）のよ
うに、出力ラッチにデータの設定を行うとポートモード
の再設定を行う（ステップＡ１）ので、改めて各ポート
の入出力モードを設定する必要がなく、プログラムを短
縮することができる。
【００２５】入力命令実行時においても、従来のマイク
ロコンピュータでは、外来ノイズ等で、本来入力ポート
として使用するポートが出力ポートに切り替わっていて
も、ポートモードのリフレッシュ動作を行った後でない
と正しい値が読めないが、本発明のマイクロコンピュー
タでは、入力命令実行時にモードを入力に再設定をする
ので、確実にデータ入力することができる。
ロコンピュータでは、外来ノイズ等で、本来入力ポート
として使用するポートが出力ポートに切り替わっていて
も、ポートモードのリフレッシュ動作を行った後でない
と正しい値が読めないが、本発明のマイクロコンピュー
タでは、入力命令実行時にモードを入力に再設定をする
ので、確実にデータ入力することができる。
【００２６】すなわち、本発明によりライト命令、リー
ド命令を実行する毎にポートの設定を行うことで、外来
ノイズなどにより、入出力のモードが反転することがな
い。
ド命令を実行する毎にポートの設定を行うことで、外来
ノイズなどにより、入出力のモードが反転することがな
い。
【００２７】
【発明の効果】以上説明したように本マイクロコンピュ
ータは、１回のライト命令およびリード命令を実行する
度に入出力モードが再設定されるため、外来ノイズなど
により、入出力のモードが反転したポートでも、命令実
行時は正しい動作を行い、異常動作を防ぐことができ
る。
ータは、１回のライト命令およびリード命令を実行する
度に入出力モードが再設定されるため、外来ノイズなど
により、入出力のモードが反転したポートでも、命令実
行時は正しい動作を行い、異常動作を防ぐことができ
る。
【図１】本発明の実施例の構成を示す電気回路図
【図２】（Ａ）本発明の実施例における処理手順を示す
フローチャート、（Ｂ）従来例における処理手順を示す
フローチャート
フローチャート、（Ｂ）従来例における処理手順を示す
フローチャート
【図３】従来例の構成を示す電気回路図
１ 入出力モード・ラツチ ２ インバータ ３ 出力ラッチ ４ 入力ラッチ ５ ポート ６ ＡＮＤ回路 ７ 出力バッファ ８ 入力バッファ ９ ＡＮＤ回路 １０ 内部バス １１ ＯＲ回路 １２ ＡＮＤ回路 １３ ＮＡＮＤ回路 ２１ 入出力モード・ラッチ ２２ インバータ ２３ 出力ラッチ ２４ 入力ラッチ ２５ ポート ２６ ＡＮＤ回路 ２７ 出力バッファ ２８ 入力バッファ ２９ ＡＮＤ回路 ３０ 内部バス １０１ 入出力モード信号 １０２ データ １０３ ポート選択信号 １０４ ライト信号 １０５ リード信号 １０６ 入出力制御信号 １０７ 再設定信号 １０８ 入力制御信号 １０９ 出力データ １１０ 入力データ １１１ データ １１２ リセット信号 １１３ 入出力モード信号 １１４ 出力制御信号 ２０１ ポート入出力モード信号 ２０２ データ ２０３ ポート選択信号 ２０４ ライト信号 ２０５ リード信号 ２０６ 入出力制御信号 ２０７ 出力制御信号 ２０８ 入力制御信号 ２０９ 出力データ ２１０ 入力データ ２１１ データ
Claims (5)
- 【請求項１】 ポートの入出力の設定をソフトウェアに
より行う入出力モード・ラッチを有するマイクロコンピ
ュータにおいて、ライト命令実行時に入出力モード・ラ
ッチをハードウェアにより出力モードに再設定すること
を特徴とするマイクロコンピュータ。 - 【請求項２】 ポートの入出力の設定をソフトウェアに
より行う入出力モード・ラッチを有するマイクロコンピ
ュータにおいて、リード命令実行時に入出力モード・ラ
ッチをハードウェアにより入力モードに再設定すること
を特徴とするマイクロコンピュータ。 - 【請求項３】 ポートの入出力の設定をソフトウェアに
より行う入出力モード・ラッチを有するマイクロコンピ
ュータにおいて、 内部バスから転送される入出力モード信号とポート選択
信号に対応した入出力制御信号を出力する入出力モード
・ラッチと、 内部バスから転送されるポート選択信号とライト信号に
対応した入出力モード信号を前記入出力モード・ラッチ
に出力するＡＮＤ回路と、 内部バスから転送されるポート選択信号とライト信号に
対応した出力制御信号を出力するＡＮＤ回路と、 前記出力制御信号に対応して内部バスから転送されるデ
ータを出力バッファに出力する出力ラッチと、 前記入出力制御信号により制御され、前記出力ラッチか
らのデータをポートに出力する出力バッファとを有して
いることを特徴とするマイクロコンピュータ。 - 【請求項４】 ポートの入出力の設定をソフトウェアに
より行う入出力モード・ラッチを有するマイクロコンピ
ュータにおいて、 内部バスから転送される入出力モード信号とポート選択
信号に対応した入出力制御信号を出力する入出力モード
・ラッチと、 内部バスから転送されるポート選択信号とリード信号か
らリセット信号を前記入出力モード・ラッチに出力する
ＮＡＮＤ回路と、 前記入出力制御信号により制御され、ポートの入力デー
タを保持する入力バッファと、 内部バスから転送されるポート選択信号とリード信号に
対応した入力制御信号を出力するＡＮＤ回路と、 前記入力制御信号に対応して前記入力バッファのデータ
を内部バスに出力する入力ラッチとを有していることを
特徴とするマイクロコンピュータ。 - 【請求項５】 ポートの入出力の設定をソフトウェアに
より行う入出力モード・ラッチを有するマイクロコンピ
ュータにおいて、 内部バスから転送される入出力モード信号とポート選択
信号に対応した入出力制御信号を出力する入出力モード
・ラッチと、 内部バスから転送されるポート選択信号とライト信号に
対応した入出力モード信号を前記入出力モード・ラッチ
に出力するＡＮＤ回路と、 内部バスから転送されるポート選択信号とリード信号か
らリセット信号を前記入出力モード・ラッチに出力する
ＮＡＮＤ回路と、 内部バスから転送されるポート選択信号とライト信号に
対応した出力制御信号を出力するＡＮＤ回路と、 前記出力制御信号に対応して内部バスから転送されるデ
ータを出力バッファに出力する出力ラッチと、 前記入出力制御信号により制御され、前記出力ラッチか
らのデータをポートに出力する出力バッファと、 前記入出力制御信号により制御され、ポートの入力デー
タを保持する入力バッファと、 内部バスから転送されるポート選択信号とリード信号に
対応した入力制御信号を出力するＡＮＤ回路と、 前記入力制御信号に対応して前記入力バッファのデータ
を内部バスに出力する入力ラッチとを有していることを
特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8293898A JPH10143462A (ja) | 1996-11-06 | 1996-11-06 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8293898A JPH10143462A (ja) | 1996-11-06 | 1996-11-06 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10143462A true JPH10143462A (ja) | 1998-05-29 |
Family
ID=17800589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8293898A Pending JPH10143462A (ja) | 1996-11-06 | 1996-11-06 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10143462A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10838889B2 (en) | 2018-03-09 | 2020-11-17 | Kabushiki Kaisha Toshiba | I/O expansion device, control system, and automotive system |
-
1996
- 1996-11-06 JP JP8293898A patent/JPH10143462A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10838889B2 (en) | 2018-03-09 | 2020-11-17 | Kabushiki Kaisha Toshiba | I/O expansion device, control system, and automotive system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05324348A (ja) | シングルチップマイクロコンピュータ | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JPH10143462A (ja) | マイクロコンピュータ | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JP2569693B2 (ja) | マイクロコンピュータ | |
| JP2978278B2 (ja) | 端子機能設定回路 | |
| JP3232301B2 (ja) | データ処理装置 | |
| JPH0520224A (ja) | マイクロコンピユータ | |
| JPH0535378A (ja) | 入出力回路 | |
| JPS5814000B2 (ja) | レジスタセット回路 | |
| JPH0612292A (ja) | マイクロコンピュータ | |
| JPH05143441A (ja) | シングルチツプ・マイクロコンピユータ | |
| WO2018179753A1 (ja) | マイクロコンピュータ | |
| JPH04141734A (ja) | 内部レジスタアクセス回路 | |
| JPH10333920A (ja) | 割込み処理回路 | |
| JPH08305564A (ja) | マイクロコンピュータ | |
| JPH05143360A (ja) | マイクロコンピユータ | |
| JPH03149620A (ja) | マイクロプロセッサ | |
| JPH01224849A (ja) | マイクロコンピュータ | |
| JPH01177117A (ja) | マイクロコンピュータ | |
| JPS62235670A (ja) | 入出力回路 | |
| JPH05101203A (ja) | マイクロ・プロセツサ | |
| JPH07104999A (ja) | マイクロコンピュータ | |
| JPH04337882A (ja) | 出力ポート |