JPH0431175B2 - - Google Patents

Info

Publication number
JPH0431175B2
JPH0431175B2 JP8808085A JP8808085A JPH0431175B2 JP H0431175 B2 JPH0431175 B2 JP H0431175B2 JP 8808085 A JP8808085 A JP 8808085A JP 8808085 A JP8808085 A JP 8808085A JP H0431175 B2 JPH0431175 B2 JP H0431175B2
Authority
JP
Japan
Prior art keywords
film
oxide film
vapor phase
phase growth
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8808085A
Other languages
English (en)
Other versions
JPS61247055A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8808085A priority Critical patent/JPS61247055A/ja
Publication of JPS61247055A publication Critical patent/JPS61247055A/ja
Publication of JPH0431175B2 publication Critical patent/JPH0431175B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に
ロコスプロセスを利用したデバイスのフイールド
酸化膜の製造工程の短縮と品質向上に関する。
〔発明の概要〕
この発明は、フイールド酸化膜をロコス酸化法
で製造する方法において、ロコス酸化時にマスク
となるべきシリコン窒化膜の下に形成するパツド
酸化膜を熱酸化膜から、高温気相成長膜に変更す
ることにより、ロコス酸化工程の短縮化とロコス
酸化膜質を向上化するようにしたものである。
〔従来の技術〕
従来、MOS型電界効果トランジスタのフイー
ルド酸化膜は、以下のような製造方法で行われて
いる。図面では、NチヤネルMOS型トランジス
タを例として説明する。第2図aに示すように、
P型Si基板1に、熱酸化法によつて50nmのパツ
ド酸化膜2を形成する。次に、気相成長法によつ
て150nmのシリコン窒化膜3を形成する。次に、
第2図bに示すように、フオトリソグラフイーに
よつて、ロコス酸化時のマスクとなるべきシリコ
ン窒化膜3aを減す。第2図cに示すように、
1μmくらいのロコス酸化法によるフイールド膜4
を形成する。以下、第2図dに示すように、熱酸
化法により、ゲート酸化膜5を形成し、多結晶Si
ゲート6を形成し、リン又はヒ素イオン注入法に
より、NチヤネルMOS型トランジスタのソース
7aとドレーン7bとを形成する。気相成長法に
よる中間絶縁膜8に、フオトリソグラフイーによ
つて、ソース7aのコンタクト9aとドレーン7
bのコンタクト9bとを形成する。最後に、スパ
ツタ法によるAI金属の配線10を形成すること
によりNチヤネルMOS型トランジスタが形成で
きる。
〔発明が解決しようとする問題点〕
しかし、従来のMOS型トランジスタの製造法
では以下のことが問題点としてあげられる。
1 拡散炉内で、熱酸化を行ないパツド酸化膜を
形成し、次に気相成長装置でシリコン窒化膜を
形成するために、プロセスの時間がかかり、か
つ、一度大気中に出すので、パツド酸化膜とシ
リコン窒化膜の界面に、汚染層又はトラツプ単
位を形成してしまう心配があつた。
2 パツド酸化膜が50nm形成しても、ロコスプ
ロセスを行うと、フイールド酸化の端のSi基板
中に歪による欠陥が生じる危険性があつた。
そこでこの発明は従来のような欠点を解決する
ため、ロコスプロセスのパツド酸化膜とシリコン
窒化膜の形成を短時間で、クリーンな状態で行な
うことを目的としている。
〔問題を解決するための手段〕
上記問題を解決するために、この発明は、気相
成長法による装置の中で、反応ガスの種類と反応
温度とを変えて、連続的に、パツド酸化膜とシリ
コン窒化膜を形成するようにした。
〔作用〕
上記のように、連続的に気相成長を行なうと、
同一気相成長内のために、プロセス時間の短縮が
はかれ、しかも、パツド酸化膜は熱酸化法によら
ず、気相成長法によるためSi基板中に欠陥を発生
させることもなくなるのである。
〔実施例〕
以下にこの発明の実施例を図面にもとづいて説
明する。NチヤネルMOS型トランジスタを例と
してあげた。第1図aに示すように、P型Si基板
1に、気相成長法によつて50nmのパツド酸化膜
2を形成する。この場合の気相成長の条件は、反
応ガスに関しては、ジクロルシランSiH2Cl2と亜
酸化窒素N2O、反応温度は850℃、反応圧力は
1.1mバールである。次に、反応ガスをたつて気
相成長装置内の反応温度を760℃に降温させる。
760℃になつたら、以下の気相成長の条件で、シ
リコン窒化膜3を成長させる。反応ガスに関して
は、ジクロルシランSiH2Cl2とアンモニアNH3、
反応圧力は0.8mバールである。次に、第1図b
に示すように、フオトリソグラフイーによつてロ
コス酸化時のマスクとなるべきシリコン窒化膜3
aを残す。第1図cに示すように、ロコス酸化に
より、約1μmフイールド膜4を形成する。以下、
第1図dに示すように、熱酸化法により、ゲート
酸化膜5を形成し、多結晶Siゲート6を形成し、
リン又はヒ素イオン注入法により、Nチヤネル
MOS型トランジスタのソース7aとドレーン7
bとを形成する。気相成長法による中間絶縁膜8
に、フオトリソグラフイーによつて、ソース7a
のコンタクト9aとドレーン7bのコンタクト9
bとを形成する。最後に、スパツタ法によるAI
金属の配線10を形成することにより、Nチヤン
ネルMOS型トランジスタが形成できる。
〔発明の効果〕
この発明は以上説明したように、ロコスプロセ
スのパツド酸化膜とシリコン窒化膜を高温気相成
長法で、連続的に形成でき、品質向上もはかれる
効果がある。かつ、一般的なロコスプロセス1も
利用できる。
【図面の簡単な説明】
第1図aからdまでは、この発明にかかわる
MOSトランジスタ形成の時の工程順の断面図、
第2図aからdまでは、従来のMOSトランジス
タ形成の時の工程順の断面図である。 1…P型Si基板、2…パツド酸化膜、3…シリ
コン窒化膜、4…フイールド膜、5…ゲート酸化
膜、6…多結晶Siゲート、7a…ソース、7b…
ドレーン、8…中間絶縁膜、9a…ソースコンタ
クト、9b…ドレーンコンタクト、10…AI配
線。

Claims (1)

  1. 【特許請求の範囲】 1 シリコン半導体基板上に、気相成長法によ
    り、シリコン酸化膜を形成し、連続して、シリコ
    ン窒化膜を形成した後、このシリコン窒化膜を、
    酸化のマスクとして使用する工程を有することを
    特徴とする半導体装置の製造方法。 2 850℃近傍の温度とジクロルシランガスと亜
    酸化窒素ガスを減圧下で反応させシリコン酸化膜
    を形成した後に、760℃近傍の温度とジクロルシ
    ランガスとアンモニアガスを減圧下で反応させて
    シリコン窒化膜を前記シリコン酸化膜上に形成す
    る工程を気相成長法で行なうことを特徴とする特
    許請求の範囲第1項記載の半導体装置の製造方
    法。
JP8808085A 1985-04-24 1985-04-24 半導体装置の製造方法 Granted JPS61247055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8808085A JPS61247055A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8808085A JPS61247055A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61247055A JPS61247055A (ja) 1986-11-04
JPH0431175B2 true JPH0431175B2 (ja) 1992-05-25

Family

ID=13932885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8808085A Granted JPS61247055A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61247055A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625372B2 (ja) * 1993-12-27 1997-07-02 行政院国家科学委員会 区域性シリコン酸化法の酸化層を成長させる改良方法
KR0171982B1 (ko) * 1995-12-02 1999-03-30 김주용 반도체 소자의 필드 산화막 형성방법

Also Published As

Publication number Publication date
JPS61247055A (ja) 1986-11-04

Similar Documents

Publication Publication Date Title
JPH0516173B2 (ja)
JPS6234152B2 (ja)
US3690968A (en) Method for forming a field effect device
JPH04154162A (ja) Mos型半導体装置の製造方法
JP2666565B2 (ja) 半導体装置の製造方法
JPH05283404A (ja) 半導体装置の素子分離領域製造方法
JPH06224416A (ja) Mos電界効果型トランジスタ及びその製造方法、並びにそのmos電界効果型トランジスタを用いた半導体装置
JPS61247055A (ja) 半導体装置の製造方法
JPS5933271B2 (ja) 半導体装置の製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JPH07161820A (ja) 半導体装置の製造方法
JP2722829B2 (ja) 半導体装置の製造方法
JPH02181918A (ja) 半導体装置の製造方法
JP3123182B2 (ja) 半導体装置及びその製造方法
JPH0330293B2 (ja)
JPH02260540A (ja) Mis型半導体装置
JPS6356916A (ja) 半導体装置の製造方法
JPH10189575A (ja) 半導体装置の製造方法
JPS592191B2 (ja) 半導体装置用電極の製造方法
JPH02256248A (ja) 薄膜半導体素子の製造方法
JPH0374842A (ja) 半導体装置の製造方法
JPS5972770A (ja) 半導体装置の製造方法
JPS63280437A (ja) 半導体装置の素子分離領域の形成方法
JPH09219400A (ja) 絶縁膜形成方法
JPS63114262A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term