JPH0431212B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル信号を再生するデジタル信号
再生装置に関する。

従来例の構成とその問題点 近年、オーデイオ業界を中心に民生用分野へデ
ジタル技術を応用したデジタルオーデイオ機器の
開発が活発になつてきている。第１図にこのよう
なデジタルオーデイオ機器の記録担体、例えばデ
イスクやテープに記録されているデジタル信号の
フオーマツトを示す。最終的にオーデイオ信号に
再生されるべきデータ２は記録担体の傷等により
発生するデータ誤りを訂正するための誤り訂正符
号と共に単位時間毎にブロツク化され、その各々
のブロツクの先頭に同期をとるための同期信号１
が付加された形で記録されている。この１ブロツ
クを１フレームと呼ぶことにする。このようなデ
ジタル信号を読み取るには既知のように予め
PLL回路等を用いてビツト同期をとり、この
PLL回路からの出力であるビツトクロツクを用
いる。これにより論理値“１”または“０”の判
定ができる。次に同期信号１を検出してフレーム
同期をとるためビツトクロツクと共に同期回路へ
送られる。第２図に従来のデジタル信号再生装置
の構成図を示す。第２図において、まず記録担体
から読み取られたデジタル信号３はPLL回路４
と、予め決められた同期信号の同期パターンを検
出する同期パターン検出回路５へ入力される。
PLL回路４は上記ビツトクロツク４ａを出力す
る。同期パターン検出回路５の出力５ａはAND
ゲート６を通り、同期検出判定回路７へ入力され
る。同期検出判定回路７は同期信号が検出された
時に同期検出信号７ａを、また検出されなかつた
時には同期非検出信号７ｂをそれぞれカウンタ８
またはカウンタ９へ出力する。カウンタ８および
カウンタ９は、予め決められたそれぞれの値まで
カウントするとキヤリー信号８ａまたは９ａを出
力し、セツトリセツトフリツプフロツプ（以下
SR−FFと言う）１０をリセツトまたはセツトす
る。SR−FF１０の出力１０ａはＲゲート１１
へ入力される。一方、ゲート信号発生回路１２は
同期検出信号７ａでタイミング合わせがなされ、
次のフレームの同期信号が検出されるべき時間の
前後の一定時間だけANDゲート６をＮするた
めのゲート信号１２ａをＲゲート１１を通して
出力する。タイミング発生回路１３は、同じく同
期検出信号７ａでタイミング合わせがなされ、同
期検出判定に必要な内部同期信号１３ａを同期検
出判定回路７へ出力する。

以上のように構成された同期回路の動作を第３
図、第４図のタイミングチヤートを用いて説明す
る。まず第３図において、上記同期パターン検出
回路５に入力されるデジタル信号３の同期信号１
により出力５ａは同期信号１の終端にタイミング
を合わせて発生する。一方、ゲート信号１１ａは
この出力５ａの前後の一定時間だけ上記ANDゲ
ート６をＮ状態にする。この目的は、記録担体
の傷等により発生するデジタル信号３の欠落（以
下ドロツプアウトという）Ｄ等により本来同期信
号１が存在しないはずの所で同期信号１と全く同
じパターンのデジタル信号が発生してこれを正し
い同期信号と誤まつて検出することにより同期回
路の動作を乱し、データ誤りを行さないためであ
る。次に上記同期判定回路７の出力７ａが出力５
ａと同一タイミングで発生する。第３フレームの
ようにドロツプアウトＤ等のために同期信号が欠
落して検出されなかつた時は出力７ｂが発生す
る。内部同期信号１３ａは１フレーム前に出力さ
れた同期検出信号７ａによりタイミング合わせが
行なわれ、上記ビツトクロツク４ａを１フレーム
に相当する数だけカウントしたタイミングで発生
する。また、上記ゲート信号１１ａは上記SR−
FF１０の出力１０ａが論理値“０”であれば、
上記ゲート信号発生回路１２の出力１２ａと同一
信号であることは明白であり、この出力１２ａも
また内部同期信号１３ａと同様１フレーム前に出
力された同期検出信号７ａによりタイミング合わ
せが行なわれ、ビツトクロツク４ａを１フレーム
に相当する数だけカウントした周期のタイミング
をもつて同期パターン検出回路５の出力５ａが発
生すべき前後若干の間だけ発生する。もし、ドロ
ツプアウトＤ等により同期信号が検出されなかつ
た場合は、内部同期信号１３ａによりタイミング
合わせが行なわれる。次に、第４図を用いて上記
カウンタ８およびカウンタ９の動作を説明する。
それぞれのカウンタは同期確立または同期はずれ
の判定に使われるものである。すなわち、いまカ
ウンタ８がカウント値“２”でキヤリー信号８ａ
を、一方カウンタ９がカウント値“３”でキヤリ
ー信号９ａを出力するように設定されており、デ
ジタル信号３の中に３フレームにわたるドロツプ
アウトD₁が存在していたとすると上記SR−FF１
０の出力１０ａはキヤリー信号９ａの出力時に論
理値“１”を出力する。そして、出力１０ａが論
理値“０”の時は同期確立を、論理値“１”の時
は同期はずれを示すものである。一般にいままで
述べてきたようなデジタル信号再生装置において
は、連続して予め決められた回数だけ同期信号が
検出されない場合は同期はずれと判定する。これ
は、デジタル信号３の中に単にドロツプアウトが
存在して同期信号が検出できない以外に、上記
PLL回路４で起こるサイクルスリツプと呼ばれ
る現象によつて、デジタル信号３の一部にドロツ
プアウトが発生してビツト同期が乱され、同期信
号自身は誤まつていないにもかかわらず上記ゲー
ト信号発生回路１２およびタイミング発生回路１
３がビツトクロツク４ａの過不足な発生により乱
され、その結果ゲート信号１２ａが同期パターン
検出回路５の出力５ａをゲートできない誤まつた
タイミングで発生することにより連続的に同期信
号を検出できない状態に陥いることが発生するか
らである。このサイクルスリツプによりタイミン
グの乱れは通常±１〜３ビツトクロツク程度であ
るためこれを考慮して上記ゲート信号１２ａの幅
を同期パターン検出回路５の出力５ａに対して±
５ビツトクロツク程度にしてある。一方、上記カ
ウンタ８およびカウンタ９の設定値は、誤り訂正
符号の訂正能力を考え、カウンタ８では“１”か
“２”、またカウンタ９では訂正能力で十分カバー
できる値、例えば連続８フレームの誤り訂正が可
能であれば“６”ないし“７”に、また訂正能力
を越えても最終的に再生されるオーデイオ信号が
補間等により聴感上不快な音にならなければ
“８”を越える値に設定することもある。ただし、
補間を連続して行なうと多少歪感が増すというこ
とが生じる。

いままで述べたように従来の構成では、ドロツ
プアウト等によりPLL回路４のサイクルスリツ
プが１度でも±５ビツトクロツクを越えてしまう
とそれ以降たとえデジタル信号に誤りがなくとも
同期はずれの状態に陥いり、同期はずれ判定に設
定されたフレーム数だけ連続してデータ誤りを生
じてしまい、場合によつては聴感上不快な音を再
生するという問題点を有していた。

発明の目的 本発明は上記従来の問題点を解消するもので、
PLL回路のサイクルスリツプが原因で起こる同
期はずれによる連続的なデータ誤りを減少させる
ことのできるデジタル信号再生装置を提供するこ
とを目的とする。

発明の構成 本発明は、同期信号が付加されたデジタル信号
からこの同期信号を検出する同期パターン検出回
路と、上記デジタル信号の欠落を検出する欠落検
出回路と、上記同期パターン検出回路からの出力
によりタイミング合わせが行なわれ、上記同期信
号の検出される前後一定時間だけ上記同期パター
ン検出回路の出力をゲートするゲート信号を発生
するゲート信号発生回路と、上記同期パターン検
出回路で同期信号が検出されない時に発生する同
期非検出信号をカウントして、予め決められた設
定値になると同期はずれを示す信号を発生する同
期はずれ判定回路を有し、上記デジタル信号の欠
落検出回路の出力により上記同期はずれ判定回路
の設定値を制御することで、同期はずれによる連
続的なデータ誤りを減少させることができるもの
である。

実施例の説明 第５図は本発明の一実施例におけるデジタル信
号再生装置の構成図である。第５図において、
PLL回路４、同期パターン検出回路５、ANDゲ
ート６、同期検出判定回路７、カウンタ８、SR
−FF１０、Ｒゲート１１、ゲート信号発生回
路１２、タイミング発生回路１３は従来例の構成
と同じものである。カウンタ１４は同期非検出信
号７ｂをカウントし、ANDゲート６の出力６ａ
でクリアされる。デコーダ１５はカウンタ１４の
出力１４ａに対して２種類の値をデコードしてそ
の出力１５ａおよび１５ｂをセレクタ１６へ入力
する。このセレクタ１６はデジタル信号の欠落検
出回路１７の出力１７ａにより制御される。カウ
ンタ１４、デコーダ１５、セレクタ１６により同
期はずれ判定回路が構成される。

以上のように構成された本実施例のデジタル信
号再生装置の動作について説明する。まず、欠落
検出回路１７のデジタル信号３を入力としてその
変調方式（例えば3PM等）に合致しない状態の
部分を検出することで構成したり、既知のように
記録担体から得られた直後のデジタル化されてい
ない信号をエンベロープ検波して、その振幅変化
によつて欠落部分を検出することで構成される。

以下第６図のタイミングチヤートを用いて説明
する。カウンタ８のキヤリー信号８ａが出力され
る設定値を“２”、デコーダ１５はカウンタ１４
の出力１４ａをデコードして“２”で出力１５ａ
を、“６”で出力１５ｂを出力し、セレクタ１６
は欠落検出回路１７の出力１７ａが論理値“φ”
の時にデコーダ出力１５ｂを、論理値“１”の時
にデコーダ出力１５ａをセレクトするものとす
る。デジタル信号３がドロツプアウトD₂により
３フレームにわたりデータ誤りを起こし、PLL
回路４が時刻ｔ＝t_A付近でサイクルスリツプを起
こしその量が−５ビツトクロツクを越えたとする
とそれ以後のＲゲート１１の出力１１ａは正し
い同期信号を検出するタイミングに対して相対的
に遅れたタイミングで発生する。従来であればこ
のまま正しい同期信号も検出されずに同期はずれ
を起こし、同期はずれ判定に設定された６フレー
ム分のデータはすべて誤りとなつてしまう。しか
し本実施例では、カウンタ１４が同期非検出信号
７ｂを２回カウントした時点で、デジタル信号の
欠落検出回路１７の出力１７ａが論理値“１”の
ためセレクタ出力１６ａには同期はずれと判定し
た論理値“１”の信号が出力される。この出力１
６ａによりSR−FF１０がセツトされ、その結果
ＯＲゲート１１の出力１１ａは論理値“１”にな
り、ANDゲート６をＮし続ける。このためド
ロツプアウトが終つた直後の時刻ｔ＝t_Bで再び正
しい同期信号を検出することができる。以上のよ
うに本発明によれば、デジタル信号の欠落検出回
路１７の出力によりセレクタ１６を制御して同期
はずれ判定の条件を変えることにより、本来なら
サイクルスリツプによつて６フレームのデータ誤
りとなるものを３フレームのデータ誤りに抑える
ことができる。

発明の効果 本発明はデジタル信号の欠落検出回路の出力に
よつて同期はずれ判定回路の設定値を制御するこ
とにより、PLL回路のサイクルスリツプが原因
で起こる同期はずれによる非常に長い連続したデ
ータ誤りを比較的短いデータ誤りに抑えることが
でき、誤り訂正符号の訂正能力を越えて補間に移
るようなデータ誤りが発生することを防ぎ、聴感
上不快な音が再生されることを防ぐことができる
優れたデジタル信号再生装置を実現できるもので
ある。

【図面の簡単な説明】

第１図はデジタル信号のフオーマツトを示す
図、第２図は従来のデジタル信号再生装置の構成
図、第３図、第４図は従来のデジタル信号再生装
置の動作を説明するためのタイミングチヤート、
第５図は本発明の一実施例におけるデジタル信号
再生装置の構成図、第６図は同デジタル信号再生
装置の動作を説明するためのタイミングチヤート
である。 ５……同期パターン検出回路、１２……ゲート
信号発生回路、１４……カウンタ、１５……デコ
ーダ、１６……セレクタ、１７……欠落検出回
路。

Claims (1)

【特許請求の範囲】
1. １ 単位時間毎にブロツク化されたデータに対し
   てある決められたビツトパターンの同期信号が付
   加されたデジタル信号を再生する装置であつて、
   このデジタル信号の欠落を検出する欠落検出回路
   と、上記デジタル信号から上記同期信号を検出す
   る同期パターン検出回路と、この同期パターン検
   出回路からの出力によりタイミング合わせが行な
   われ、上記同期信号の検出される前後の一定時間
   だけ上記同期パターン検出回路の出力をゲートす
   るゲート信号を発生するゲート信号発生回路と、
   上記同期パターン検出回路で同期信号が検出され
   ない時に発生する同期非検出信号をカウントし
   て、予め決められた設定値になると同期はずれを
   示す信号を発生する同期はずれ判定回路を有し、
   上記デジタル信号の欠落検出回路の出力により上
   記同期はずれ判定回路の設定値を制御することを
   特徴としたデジタル信号再生装置。