JPH04312933A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04312933A
JPH04312933A JP3065774A JP6577491A JPH04312933A JP H04312933 A JPH04312933 A JP H04312933A JP 3065774 A JP3065774 A JP 3065774A JP 6577491 A JP6577491 A JP 6577491A JP H04312933 A JPH04312933 A JP H04312933A
Authority
JP
Japan
Prior art keywords
semiconductor element
adhesive
semiconductor device
die pad
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3065774A
Other languages
English (en)
Inventor
Hiroshi Kawashita
川下　浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3065774A priority Critical patent/JPH04312933A/ja
Publication of JPH04312933A publication Critical patent/JPH04312933A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0113—Apparatus for manufacturing die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ダイパッド上に半導
体素子を接着により固定した半導体装置に係り、特に半
導体素子の接着面の構造の改良に関するものである。
【０００２】
【従来の技術】図６はこの種従来の半導体装置の構成を
示す断面図である。図に示すように、従来の半導体装置
はダイパッド１上に接着剤２により半導体素子３が接着
されている。
【０００３】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、半導体素子３と接着剤
２とは平面的に接触しているのみであるため、接着力が
弱く界面剥離が発生して信頼性が低下するという問題点
があった。この発明は上記のような問題点を解消するた
めになされたもので、半導体素子と接着剤との接着面積
を増大することにより接着力を強化し、界面剥離の発生
を防止して信頼性の向上が可能な半導体装置を提供する
ことを目的とするものである。
【０００４】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体素子の接着面に凹凸を形成し、ダイパッド
上に接着により固定したものである。
【０００５】
【作用】この発明における半導体装置の半導体素子の接
着面に形成された凹凸は、接着剤と半導体素子との接着
面積を増大し、接着力を強化する。
【０００６】
【実施例】実施例１．図１（Ａ），（Ｂ）はこの発明の
実施例１における半導体装置に適用される半導体素子の
構成をそれぞれ示す断面図および斜視図である。図にお
いて、２１は半導体素子で、接着面２１ａには半球状の
凹部２２が複数個所形成されている。そして、図２に示
すようにこの半導体素子２１はダイパッド２３の上面に
、接着剤２４により接着固定され半導体装置２５が構成
される。
【０００７】実施例２．図３（Ａ），（Ｂ）はこの発明
の実施例２における半導体装置に適用される半導体素子
の構成をそれぞれ示す断面図および斜視図である。３１
は半導体素子で、接着面３１ａは格子状の溝３２が形成
されている。そして、図４に示すように、この半導体素
子３１はダイパッド３３の上面に、接着剤３４により接
着固定され半導体装置３５が構成される。
【０００８】実施例３．図５はこの発明の実施例３にお
ける半導体装置の構成を示す断面図である。図に示すよ
うに、半導体素子４１の接着面４１ａには半球状の凸部
４２が複数個所突設され、この半導体素子４１はダイパ
ッド４３の上面に、接着剤４４により接着固定され半導
体装置４５が構成される。上記したように、各実施例に
おける各半導体素子２１，３１，４１の各接着面２１ａ
，３１ａ，４１ａにはそれぞれ半球状の凹部２２、格子
状の溝３２、半球状の凸部４２、すなわち凹凸が形成さ
れているため、接着面積が図６における従来装置と比較
して大幅に増大され接着力は強化されている。
【０００９】尚、上記実施例２における格子状の溝３２
は、いずれか一方向に形成された複数本の溝でも良く、
又、実施例１，３における凹部２２および凸部４２は、
例えば円錐状、角錐状に形成された凹部および凸部でも
良く、半球状に限定されるものではない。
【００１０】
【発明の効果】以上のように、この発明によれば半導体
素子の接着面に凹凸を形成し、ダイパッド上に接着によ
り固定することにより、半導体素子と接着剤との接着面
積を増大して接着力を強化し、界面剥離の発生を防止し
て信頼性の向上を図ることが可能な半導体装置を提供す
ることができる。
【図面の簡単な説明】
【図１】この発明の実施例１における半導体装置に適用
される半導体素子の構成を示すもので、（Ａ）は断面図
および（Ｂ）は斜視図である。
【図２】この発明の実施例１における半導体装置の構成
を示す断面図である。
【図３】この発明の実施例２における半導体装置に適用
される半導体素子の構成を示すもので、（Ａ）は断面図
および（Ｂ）は斜視図である。
【図４】この発明の実施例２における半導体装置の構成
を示す断面図である。
【図５】この発明の実施例３における半導体装置の構成
を示す断面図である。
【図６】従来の半導体装置の構成を示す断面図である。
【符号の説明】
２１，３１，４１　　半導体素子 ２１ａ，３１ａ，４１ａ　　接着面 ２２　　半球状の凹部 ２３，３３，４３　　ダイパッド ２４，３４，４４　　接着剤 ３２　　格子状の溝 ４２　　半球状の凸部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　ダイパッド上に半導体素子を接着剤に
    より接着した半導体装置において、上記半導体素子の接
    着面に凹凸を形成したことを特徴とする半導体装置。
JP3065774A 1991-03-29 1991-03-29 半導体装置 Pending JPH04312933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3065774A JPH04312933A (ja) 1991-03-29 1991-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3065774A JPH04312933A (ja) 1991-03-29 1991-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH04312933A true JPH04312933A (ja) 1992-11-04

Family

ID=13296717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3065774A Pending JPH04312933A (ja) 1991-03-29 1991-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH04312933A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347162A (en) * 1989-08-28 1994-09-13 Lsi Logic Corporation Preformed planar structures employing embedded conductors
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5789820A (en) * 1996-02-28 1998-08-04 Nec Corporation Method for manufacturing heat radiating resin-molded semiconductor device
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지
JP2005203970A (ja) * 2004-01-14 2005-07-28 Murata Mfg Co Ltd 圧電共振部品
JP2006108993A (ja) * 2004-10-04 2006-04-20 Hitachi Media Electoronics Co Ltd 表面弾性波デバイスおよびその製造方法
JP2007103996A (ja) * 2005-09-30 2007-04-19 Kyocera Kinseki Corp 圧電デバイス用パッケージ
JP2008011311A (ja) * 2006-06-30 2008-01-17 Kyocera Kinseki Corp 圧電デバイス
JP2008252061A (ja) * 2007-03-08 2008-10-16 Nissan Motor Co Ltd 半導体装置とその製造方法
JP2011097060A (ja) * 2009-10-28 2011-05-12 Samsung Electro-Mechanics Co Ltd フリップチップパッケージ及びその製造方法
US8575726B2 (en) 2007-03-08 2013-11-05 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US20170323844A1 (en) * 2016-08-03 2017-11-09 Soliduv, Inc. Strain-Tolerant Die Attach with Improved Thermal Conductivity, and Method of Fabrication
US10475717B2 (en) 2017-02-21 2019-11-12 Murata Manufacturing Co., Ltd. Semiconductor chip, method for mounting semiconductor chip, and module in which semiconductor chip is packaged
KR20210006410A (ko) * 2018-05-31 2021-01-18 인스티튜트 오브 플렉서블 일렉트로닉스 테크놀로지 오브 투, 저장 유연성 소자의 과도 장치, 제조 방법 및 유연성 소자의 제작 방법
EP3987236A1 (en) * 2019-06-19 2022-04-27 International Business Machines Corporation Cryogenic packaging for thermalization of low temperature devices

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347162A (en) * 1989-08-28 1994-09-13 Lsi Logic Corporation Preformed planar structures employing embedded conductors
US5410805A (en) * 1989-08-28 1995-05-02 Lsi Logic Corporation Method and apparatus for isolation of flux materials in "flip-chip" manufacturing
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5789820A (en) * 1996-02-28 1998-08-04 Nec Corporation Method for manufacturing heat radiating resin-molded semiconductor device
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지
JP2005203970A (ja) * 2004-01-14 2005-07-28 Murata Mfg Co Ltd 圧電共振部品
JP2006108993A (ja) * 2004-10-04 2006-04-20 Hitachi Media Electoronics Co Ltd 表面弾性波デバイスおよびその製造方法
JP2007103996A (ja) * 2005-09-30 2007-04-19 Kyocera Kinseki Corp 圧電デバイス用パッケージ
JP2008011311A (ja) * 2006-06-30 2008-01-17 Kyocera Kinseki Corp 圧電デバイス
JP2008252061A (ja) * 2007-03-08 2008-10-16 Nissan Motor Co Ltd 半導体装置とその製造方法
US8575726B2 (en) 2007-03-08 2013-11-05 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP2011097060A (ja) * 2009-10-28 2011-05-12 Samsung Electro-Mechanics Co Ltd フリップチップパッケージ及びその製造方法
US8558360B2 (en) 2009-10-28 2013-10-15 Samsung Electro-Mechanics Co., Ltd. Flip chip package and method of manufacturing the same
US8809122B2 (en) 2009-10-28 2014-08-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing flip chip package
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9613888B2 (en) 2013-04-02 2017-04-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
US20170323844A1 (en) * 2016-08-03 2017-11-09 Soliduv, Inc. Strain-Tolerant Die Attach with Improved Thermal Conductivity, and Method of Fabrication
US10410958B2 (en) * 2016-08-03 2019-09-10 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
US10475717B2 (en) 2017-02-21 2019-11-12 Murata Manufacturing Co., Ltd. Semiconductor chip, method for mounting semiconductor chip, and module in which semiconductor chip is packaged
US10665519B2 (en) 2017-02-21 2020-05-26 Murata Manufacturing Co., Ltd. Semiconductor chip, method for mounting semiconductor chip, and module in which semiconductor chip is packaged
KR20210006410A (ko) * 2018-05-31 2021-01-18 인스티튜트 오브 플렉서블 일렉트로닉스 테크놀로지 오브 투, 저장 유연성 소자의 과도 장치, 제조 방법 및 유연성 소자의 제작 방법
EP3987236A1 (en) * 2019-06-19 2022-04-27 International Business Machines Corporation Cryogenic packaging for thermalization of low temperature devices
US12219737B2 (en) 2019-06-19 2025-02-04 International Business Machines Corporation Cryogenic packaging for thermalization of low temperature devices

Similar Documents

Publication Publication Date Title
JPH04312933A (ja) 半導体装置
JP2003100986A (ja) 半導体装置
JPH0794627A (ja) 半導体装置
JPH10116954A (ja) 半導体装置
JP2590691B2 (ja) 半導体装置のリードフレーム並びにその製造装置及び方法
JPH098360A (ja) 発光ダイオード
JPH063367Y2 (ja) 光学用レンズ構体
JP3157802B2 (ja) 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法
JPH02105449A (ja) 半導体装置用リードフレーム
JP2587533B2 (ja) リードフレーム
JPH04288843A (ja) 半導体装置
JP2023165467A (ja) 撮像モジュール
JP2002009570A (ja) 電子部品とその製造方法
KR200155176Y1 (ko) 반도체 패키지
JPH0345641U (ja)
JPH0722533A (ja) 半導体装置
JPH05291495A (ja) Ｉｃ部品
JPS63288029A (ja) 樹脂封止型半導体装置
JPS6312860U (ja)
JP2604810Y2 (ja) 回路基板を有する半導体装置
JPH03116760A (ja) セラミックキャップ
JPS6380851U (ja)
JPS6384956U (ja)
JPH0290635A (ja) 樹脂封止型半導体装置のリードフレーム
JPS6086848A (ja) 半導体素子搭載用基板