JPH04312970A - 出力バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路装置
の出力バッファ回路に関するものである。

【０００２】

【従来の技術】図８は従来の出力バッファ回路（出力ノ
ード線）の等価回路図である。図において、電源線１に
は電源Ｖｃｃが、電源線２には接地電源ＧＮＤがそれぞ
れ接続されている。５はロード用ＮチャネルＭＯＳトラ
ンジスタ、６はドライバ用ＮチャネルＭＯＳトランジス
タであり、それぞれデータ出力線７にハイレベルとロー
レベルを供給する。また互いに反転信号となる内部デー
タ信号が信号伝達線３，４によってそれぞれトランジス
タ５，６のゲートに伝えられ、これらのトランジスタの
スイッチング動作を制御する。この出力バッファ回路は
、チップ内のメモリ情報を外部信号として出力するもの
で、製品によっては、複数個有しているものもある。

【０００３】図９は図８の出力バッファ回路の具体的な
パターンレイアウトの例である。ロード用ＮチャネルＭ
ＯＳトランジスタ５はドライバ用ＮチャネルＭＯＳドラ
イバ用トランジスタ６と同一パターンなので図９ではそ
の部分は省略し、図８の回路図のうちドライバ用Ｎチャ
ネルＭＯＳトランジスタ６の部分のみを示す。接地電源
ＧＮＤが接続される電源線２はアルミ配線で、内部デー
タ信号を伝達する信号伝達線４はポリシリコンで、デー
タ出力線７はアルミ配線で、それぞれ構成されている。

【０００４】出力バッファ用のトランジスタは大きな負
荷を駆動するため、トランジスタの幅即ちゲート幅Ｗを
広くとる必要がある。しかしゲート幅Ｗを極端に広げる
と、製造プロセス上パターニングにおいてゲート長Ｌが
細くなるという問題を招くため、パターンは数個のトラ
ンジスタが並列接続された形とされる。すなわち、トラ
ンジスタ６は複数のトランジスタ６ａ，６ｂ，６ｃ，６
ｄから構成されることで、実効的にゲート幅Ｗを大きく
している。

【０００５】トランジスタ６ａはドレイン側拡散層１１
ａ、ソース側拡散層１２ａとから構成される。トランジ
スタ６ｂ，６ｃ，６ｄについても同様である。拡散層１
１ａ，１２ａはそれぞれコンタクト１３，１４を介して
データ出力線７，信号伝達線４と接続される。

【０００６】次に動作について説明する。図８において
、データ出力線７にハイレベルを出力する場合には、信
号伝達線３に入力する内部データ信号をハイレベル、信
号伝達線４に入力する内部データ信号をローレベルとし
、ロード用ＮチャネルＭＯＳトランジスタ５をオン、ド
ライバ用ＮチャネルＭＯＳトランジスタ６をオフさせて
行われる。またデータ出力線７にローレベルを出力する
場合には、信号伝達線３に入力する内部データ信号をロ
ーレベル、信号伝達線４に入力する内部データ信号をハ
イレベルとし、ロード用ＮチャネルＭＯＳトランジスタ
５をオフ、ドライバ用ＮチャネルＭＯＳトランジスタ６
をオンさせて行われる。

【０００７】図１０は図８の出力バッファ回路の出力電
圧波形を示す。８は中間電位レベル、９，９ａはハイレ
ベル出力時の波形、１０，１０ａはローレベル出力時の
波形である。

【０００８】中間電位レベル８は伝達信号線３，４を共
に強制的にローレベルとし、ロード用ＮチャネルＭＯＳ
トランジスタ５、ドライバ用ＮチャネルＭＯＳトランジ
スタ６を共にオフさせ、データ出力線７をフローレベル
ティング状態とした時のレベルである。

【０００９】またハイレベル出力時の波形９，９ａは、
信号伝達線３に入力される内部データ信号がハイレベル
となり、信号伝達線４に入力される内部データ信号がロ
ーレベルとなって、ロード用ＮチャネルＭＯＳトランジ
スタ５がオンし、ドライバ用ＮチャネルＭＯＳトランジ
スタ６がオフして、データ出力線７にハイレベルＶＯＨ
を出力する状態を示す。変化時間の早い場合が波形９で
あり、波形９ａは変化時間を遅らせた場合である。

【００１０】またローレベル出力時の波形１０，１０ａ
は、信号伝達線３に入力される内部データ信号がローレ
ベルとなり、信号伝達線４に入力される内部データ信号
がハイレベルとなって、ロード用ＮチャネルＭＯＳトラ
ンジスタ５がオフし、ドライバ用ＮチャネルＭＯＳトラ
ンジスタ６がオンして、データ出力線７にローレベルＶ
ＯＬを出力する状態を示す。変化時間の早い場合が波形
１０であり、波形１０ａは変化時間を遅らせた場合であ
る。

【００１１】以上のように、一般に出力バッファ回路は
メモリセルの信号伝達線３，４に入力するデータに対応
してハイレベル又はローレベルをデータ出力線７に出す
動作を行う。ここで、データ出力線７すなわちディバイ
スの出力ピンには実装時にＣＰＵやデータバス結線負荷
を駆動する必要があるため、一般的に大きな負荷が接続
される。一般的にはこの出力ピンに３０〜８０ｐＦの容
量がつき、実装では１００ｐＦ以上の容量が接続される
ことも多い。このため、出力バッファ回路に用いるトラ
ンジスタは、電流駆動能力を上げるため実効的なゲート
幅Ｗを大きく設計する。一般的にゲート幅Ｗは通常回路
部の１０〜２０倍である３００〜５００μｍと設計され
る。

【００１２】

【発明が解決しようとする課題】しかし、大きな負荷容
量を急速に充放電しようとすると図１０に示したハイレ
ベル出力時の波形９、ローレベル出力時の波形１０のよ
うに瞬時の波形の乱れが生じ、ノイズを発生させる。

【００１３】このようなノイズを低減させるためにはデ
ータ出力信号の立ち上がり、立ち下がり、即ちｄｉ／ｄ
ｔ（瞬時電流／瞬時期間）を小さくすることが効果的で
ある。つまり図１０に示した波形９ａ，波形１０ａのよ
うに変化時間を遅くさせるとノイズは小さくなる。

【００１４】ここでｄｉ／ｄｔを小さくするにはロード
用ＮチャネルＭＯＳトランジスタ５，ドライブ用Ｎチャ
ネルＭＯＳトランジスタ６の電流駆動能力を下げたり、
ロード用ＮチャネルＭＯＳトランジスタ５と電源Ｖｃｃ
との間や、ドライブ用ＮチャネルＭＯＳトランジスタ６
と接地電源ＧＮＤとの間に抵抗を付加したり、あるいは
信号伝達線３，４に入力する内部データ信号のスイッチ
ングスピードをゆっくりさせることで可能ではあるが、
データ出力線７の出力がハイレベルＶＯＨ又はローレベ
ルＶＯＬに確定するまでに時間がかかり、ひいてはディ
バイス全体のアクセス時間を遅らすことになり、高速化
においては大きな妨げになるなどの問題点があった。

【００１５】この発明は、上記のような問題点を解消す
るためになされたもので、データ出力信号の立ち上がり
、立ち下がりの急峻さを顕著に損なうことなくノイズを
低減し、高速アクセス時間を有しかつ安定した動作をす
る出力バッファ回路を得ることを目的としている。

【００１６】

【課題を解決するための手段】この発明の出力バッファ
回路は、ドライバ用トランジスタと、ロード用トランジ
スタからなり、これらトランジスタのうち少なくとも一
方が、電流駆動能力の異なる複数のトランジスタの並列
接続から構成されている。

【００１７】

【作用】この発明において電流駆動能力の大きいトラン
ジスタは出力変化の立ち上がり、立ち下がりを良好にし
、電流駆動能力の小さいトランジスタは、ｄｉ／ｄｔが
小さいのでノイズの発生を抑える。

【００１８】

【実施例】図１はこの発明の一実施例である出力バッフ
ァ回路のドライバ用トランジスタ６０の等価回路図、図
３はドライバ用トランジスタ６０のパターン図である。 図８のロード用ＮＭＯＳトランジスタ５に対応する部分
は、接地電源ＧＮＤを接続する電源線２が電源Ｖｃｃを
接続する電源線１に代わるだけで他は同一であるので、
図１においてはその記載と説明は省略している。図３に
おいてもドライバ用トランジスタ６０のパターンしか示
されていないが、同様の構造でロード用トランジスタを
構成することができる。

【００１９】図１のように構成されたドライバ用トラン
ジスタ６０の動作を説明する。図２は、図１に示す実施
例のデータ出力線７のデータ出力信号の波形を示してい
る。

【００２０】信号伝達線４に入力する内部データ信号を
ハイレベルとすると（図示しない信号伝達線３に入力す
る内部データ信号をローレベルとする）、トランジスタ
６ｅ，６ｆ，６ｇ，６ｈがオンする。従って、トランジ
スタ６ｅ，６ｆ，６ｇ，６ｈを電流が通り、データ出力
線７のレベルはローレベルＶＯＬとなる。このときトラ
ンジスタ６ｆ，６ｈの電流駆動能力は従来の場合と同様
であり、流れる電流の立ち下がりは従来と同様に急峻で
ある。

【００２１】一方、トランジスタ６ｅと６ｇにはそれぞ
れ寄生抵抗１１ｅ，１１ｇが直列に接続されており、電
流駆動能力が低下するので、これに流れる電流の変化は
緩やかである。従って図２の波形１０ｂに示すようにデ
ータ出力信号の電圧が充分低下する以前の変化は急峻で
あるが、波形１０ｃに示すように時間がある程度経過し
た後の変化は緩やかとなり、波形１０ｄに示す定常状態
に至るまでのノイズ発生は少ない。

【００２２】ここで寄生抵抗１１ｅ，１１ｇは、図３に
示すようにトランジスタ６ｅ，６ｇのドレイン拡散層の
幅を広げることにより設けることができる。

【００２３】なお、上記実施例では、抵抗１１ｅ，１１
ｇをトランジスタのゲート配置を変え寄生の拡散抵抗に
よって行なっているが、第２の実施例として図４，図５
のようにトランジスタ６１，６２を設けても第１の実施
例と同様の効果を奏する。トランジスタ６１，６２のゲ
ートには電源Ｖｃｃの電位が印加されるので、スイッチ
ング動作は行なわず、一定の抵抗とみなすことができる
。 また第１の実施例と比較して拡散層の寄生容量を大きく
低減できるため、さらに高速化及び出力データ線の低容
量化に有効である。

【００２４】本発明の第３の実施例の等価回路を図６に
、そのパターン図を図７に示す。前述の実施例と同様の
理由で出力バッファ回路のドライバ用トランジスタの部
分のみ記している。６ｉ，６ｋはトランジスタのゲート
幅（Ｌ）を広くとっており電流駆動能力が小さいトラン
ジスタである。６ｊ，６ｌ，のトランジスタは従来と同
じゲート幅を有し電流駆動能力の大きいトランジスタで
ある。

【００２５】データ出力線７をハイレベルからローレベ
ルにする際、信号伝達線４にハイレベルの電圧が印加さ
れる。このときまず、電流駆動能力の大きいトランジス
タ６ｊ，６ｌによって電位が低下する。電流駆動能力の
大きいトランジスタの数（もしくは合計したチャネル幅
Ｗ）は、図９に示した従来の場合より少ないので、若干
スピードは遅れるが、大きなノイズは発生しない。

【００２６】ゲート幅の広いドライバ用トランジスタ６
ｉ，６ｋは、電流駆動能力は悪くスイッチングは遅いが
、一定期間後には、通常どおり駆動する。従ってデータ
出力の波形は、図２の波形９ｂ，９ｃ，９ｄと同様にな
り先の実施例と同等の効果がある。

【００２７】また、上記実施例では波形の立ち下がりの
改善について述べたが、立ち上がりを改善するにはロー
ド用トランジスタを同様の構成にすることで実現できる
。但し、立ち下がりの改善にはドライバ用トランジスタ
のみ実施例の如くすれば足りる。同様にして立ち上りの
改善にはロード用トランジスタのみ実施例の如くすれば
足りる。

【００２８】

【発明の効果】以上のように、この発明によれば、出力
バッファ回路のトランジスタが電流駆動能力の異なる複
数のトランジスタの並列接続から構成されているので、
電流駆動能力の小さいトランジスタがノイズを低減し、
大きいトランジスタが出力変化の立ち上がり、立ち下が
りを良好にすることにより、ノイズが低減され、高速ア
クセス時間を有し、かつ安定した動作をする出力バッフ
ァ回路を得ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例の出力バッファ回路の
ドライバ用トランジスタを示す回路図である。

【図２】この発明の第１の実施例による出力バッファ回
路の出力波形図である。

【図３】この発明の第１の実施例の出力バッファ回路の
ドライバ用トランジスタのパターン図である。

【図４】この発明の第２の実施例の出力バッファ回路の
ドライバ用トランジスタを示す回路図である。

【図５】この発明の第２の実施例による出力バッファ回
路のドライバ用トランジスタのパターン図である。

【図６】この発明の第３の実施例による出力バッファ回
路のドライバ用トランジスタを示す回路図である。

【図７】この発明の第３の実施例による出力バッファ回
路のドライバ用トランジスタのパターン図である。

【図８】従来の出力バッファ回路を示す回路図である。

【図９】従来の出力バッファ回路のドライバ用トランジ
スタのパターン図である。

【図１０】従来の出力バッファによる出力バッファ回路
の出力波形図である。

【符号の説明】

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ドライバ用トランジスタと、ロード用
   トランジスタとからなる出力バッファ回路において、前
   記ドライバ用トランジスタ及び前記ロード用トランジス
   タのうち少なくとも一方は、電流駆動能力の異なる複数
   のトランジスタの並列接続から構成されている出力バッ
   ファ回路。