JPH04313165A - 画像メモリアドレス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はエリアセンサー等の撮像
装置から入力されたデジタル画像、コンピュータ等によ
り作成されたデジタル画像の画像メモリアドレス制御回
路に関する。

【０００２】

【従来の技術】多値デジタル画像を保持する画像メモリ
において、外部コンピュータから特定の画素をランダム
にアクセスする機能と、保持するデジタル画像を高速か
つシーケンシャル的にアクセスする機能を有する画像用
２ポートメモリは、画像処理分野では比較的広く用いら
れているメモリである。

【０００３】しかし、従来のこのメモリを用いた画像メ
モリ入出力回路では、画像の１水平走査の読み出し，書
き込み開始座標をカウンタ、ラッチ等で保持または更新
する構成であるために画像の走査に同期したシーケンシ
ャルな画素データのアクセス動作においては、単に画像
の左上から右下に向かって画像を構成する画素データの
読み出し，書き込みを行うことができるようになってい
た。

【０００４】

【発明が解決しようとする課題】しかし、従来技術では
その構成から画像メモリの画像の走査に同期したシーケ
ンシャルな画像データの入出力では、画像の左上から右
下に向かっての順でなけらばならないという制限があり
、また、他の画像処理、画像変換を目的とした回路が画
像メモリの保持する画像にたいし所望の走査でのアクセ
スを必要とする場合、これを行えないという課題があっ
た。

【０００５】そこで本発明の目的はこのような課題を解
決するため、画像の１水平走査周期単位で水平方向，垂
直方向の任意の座標から書き込み，読み出しが開始でき
る画像メモリアドレス制御回路を得ることである。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に本発明は、画像メモリの画像の走査に同期したシーケ
ンシャルアクセスにおいて、１水平走査の水平方向，垂
直方向の読み出し、書き込み開始座標に相当するデータ
を外部コンピュータがあらかじめ複数設定保持できる構
成とし、シーケンシャルアクセス時、１水平走査ごとに
これを用いて読み出し，書き込み開始座標を多用な形態
で決定できる構成とした。

【０００７】

【作用】上記のように構成することによって、画像メモ
リの画像の走査に同期したシーケンシャルなアクセスに
よって入出力される画像データは、画像の１水平走査周
期単位で水平方向，垂直方向の任意の座標から書き込み
，読み出しが開始できるとともに、あらかじめ設定され
たパターンにしたがって多用な形態で画像データ列での
入出力ができることとなる。

【０００８】

【実施例】以下に、この発明の具体的実施例を図面にも
とづいて説明する。図１において、制御回路１はコンピ
ュータ１００からのバス３を通じての指示により、映像
の１フレームの周期に同期した画像バス１１での画像転
送、および画像メモリ２へのランダムアクセス，シーケ
ンシャルアクセス読み出し，書き込み等の動作モードの
制御またクロックの発生、各種同期、制御信号の発生等
回路全体の制御を行う。

【０００９】画像メモリ２は多値のデジタル画像を保持
するメモリであり、本実施例では１画素につき８ビット
のデータからなる水平方向５１２画素，垂直方向５１２
画素の画像を保持する。また、画像メモリ２は保持する
画素にたいして、ランダムアクセス機能および、シーケ
ンシャルアクセス機能をもつ２ポートメモリであり、ラ
ンダムアクセスモードではコンピュータ１００からアク
セスに対し、制御回路１からの制御に基づきランダムア
クセスアドレス信号７で指定されるアドレスの画素デー
タをランダムアクセス信号８を通してバス３に入出力す
る。またシーケンシャルアクセスモードでは制御回路１
からの制御に基づき、その保持する画像を構成する画素
データをシーケンシャルアクセス信号１２を通してシー
ケンシャルに画像バス１１中の画素データバス１０に入
出力する。

【００１０】画像バス１１は画素データバス１０および
制御信号バス９から構成され、複数の画像メモリ間、画
像処理回路間で画像を画像の走査に同期してシーケンシ
ャルにかつ双方向に転送するために用いられる。画素デ
ータバス１０は画素データのビット数に対応する８ビッ
トの信号からなる画素データの転送用であり制御信号バ
ス９は水平同期，垂直同期信号，画素クロックなどを含
む画像の転送動作に必要とされる各種制御信号を伝える
。

【００１１】水平アドレスＦＩＦＯ６は５１２×９ビッ
トの容量を持つＦＩＦＯ形式のメモリで、コンピュータ
１００からバス３を通して設定される画像メモリ２の画
像のシーケンシャルなアクセスに関して画像の水平方向
の読み出し，書き込み開始座標に相当するデータを保持
し、制御回路１からの指令により、シーケンシャルアク
セスモードの１水平走査毎に順次これを読み出しマルチ
プレクサ４に水平アドレス信号１３としてそのデータを
出力する。水平アドレス信号１３は画像メモリ２のシー
ケンシャルなアクセスにおける１水平走査間の画像の読
み出し，書き込みの水平方向の開始座標を示している。

【００１２】垂直アドレスＦＩＦＯ５は５１２×９ビッ
トの容量を持つＦＩＦＯ形式のメモリで、コンピュータ
１００からバス３を通して設定される画像メモリ２のシ
ーケンシャルな入出力に関して、画像の垂直方向の読み
出し，書き込み開始座標に相当するデータを保持し、制
御回路１からの指令により、シーケンシャルアクセスモ
ードの１水平走査毎に順次これを読み出しマルチプレク
サ４に垂直アドレス信号１４としてそのデータを出力す
る。垂直アドレス信号１４は画像メモリ２のシーケンシ
ャルなアクセスにおける１水平走査間の画像の読み出し
，書き込みの垂直方向の開始座標をあらわしている。

【００１３】マルチプレクサ４は制御回路１からの指令
に基づき、画像メモリ２のランダムアクセス機能を利用
するランダムアクセスモードでは、コンピュータ１００
からのランダムアクセスアドレス信号７を、また画像メ
モリ２のシーケンシャルアクセス機能を利用するシーケ
ンシャルアクセスモードでは、水平アドレスＦＩＦＯ６
からの水平アドレス信号１３および、垂直アドレスＦＩ
ＦＯ５からの垂直アドレス信号１４を適切なタイミング
で切り替え画像メモリ２に画像アドレス信号１５として
出力する。

【００１４】以下に、本画像メモリアドレス制御回路の
動作を図面に基づいて説明する。図２は画像メモリ２の
保持するデジタル画像を模式的に示したもので、水平方
向，垂直方向とも５１２画素からなり、特定の水平、垂
直座標にたいして、１つの画素が一意に決定される。こ
れをたとえば水平方向座標ｉ，垂直方向座標ｊとすれば
、対応する画素の保持する画素データをｐ（ｉ，ｊ）で
示している。

【００１５】図３は画像メモリ２のシーケンシャルアク
セスモードでの読み出しにおいて、シーケンシャルアク
セス入出力信号１２の出力する時系列データの一部を示
している。本例では、画像メモリ２の保持する画像の読
み出しにおいて、読み出しの水平方向開始座標を図２に
おける水平方向座標ｉ，垂直方向座標ｊとした時の水平
方向の１走査における５１２画素のデータ列を表してい
る。

【００１６】図４は画像メモリ２のシーケンシャルアク
セスモードでの読み出しにおいて、インターレース形式
で画像メモリ２の保持する画像を読み出す場合のコンピ
ュータ１００により予め設定されている水平アドレスＦ
ＩＦＯ６および垂直アドレスＦＩＦＯ５のデータ値を示
している。図５は図４の設定に基づき、シーケンシャル
アクセスモードでの画像メモリ２からの画像の読み出し
において、シーケンシャルアクセス入出力信号１２の出
力する時系列データを表している。

【００１７】図６は画像メモリ２のシーケンシャルアク
セスモードでの読み出しにおいて、垂直方向に対し鏡像
化し、また水平方向に画素ごとのずらしを加えた形式で
画像メモリ２の保持する画像を読み出す場合に、コンピ
ュータ１００により予め設定されている水平アドレスＦ
ＩＦＯ６および垂直アドレスＦＩＦＯ５のデータ値を示
している。

【００１８】図７は図６の設定に基づき、シーケンシャ
ルアクセスモードでの画像メモリ２からの画像の読み出
しにおいて、シーケンシャルアクセス入出力信号１２の
出力する時系列データを表している。

【００１９】

【発明の効果】以上説明したように本発明は、画像の走
査に同期した画像メモリのシーケンシャルアクセスにお
いて、１水平走査の水平方向，垂直方向の読み出し、書
き込み開始座標に相当するデータを外部コンピュータが
あらかじめ複数設定し、保持できる構成とし、シーケン
シャルアクセス時、１水平走査ごとにこれを用いて読み
出し，書き込み開始座標を変更できる構成としたので画
像の走査に同期した画像メモリのシーケンシャルなアク
セスによって入出力される画像データは、画像の１水平
走査周期単位で水平方向，垂直方向の任意の座標から書
き込み，読み出しが開始できるとともに、あらかじめ設
定されたパターンにしたがって多用な形態で画像データ
列の入出力ができることとなる。

【図面の簡単な説明】

【図１】本発明の構成を示すブロック図である。

【図２】本発明の画像メモリが保持するデジタル画像を
模式的に示す図である。

【図３】本発明のシーケンシャルアクセス出力信号の時
系列データの一部を示す図である。

【図４】本発明の水平アドレスＦＩＦＯおよび垂直アド
レスＦＩＦＯの設定データ値を示す図である。

【図５】本発明のシーケンシャルアクセス出力信号の時
系列データを示す図である。

【図６】本発明の水平アドレスＦＩＦＯおよび垂直アド
レスＦＩＦＯの設定データ値を示す図である。

【図７】本発明のシーケンシャルアクセス出力信号の出
力時系列データを示す図である。

【符号の説明】

１　　制御回路 ２　　画像メモリ ３　　バス ４　　マルチプレクサ ５　　垂直アドレスＦＩＦＯ ６　　水平アドレスＦＩＦＯ ７　　ランダムアクセスアドレス信号 ８　　ランダムアクセス信号 ９　　制御信号バス １０　　画素データバス １１　　画像バス １２　　シーケンシャルアクセス信号 １３　　水平アドレス信号 １４　　垂直アドレス信号 １５　　画像アドレス信号 １００　　コンピュータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　各画素が多階調からなるデジタル画像
   を保持し、また画像の走査に同期して画像の指定された
   水平方向の１行に相当する画素データを順次かつ連続的
   に入出力するシーケンシャルアクセス入出力部と、指定
   されたアドレスの画素データを離散的に入出力するラン
   ダムアクセス入出力部とを有する画像メモリと、前記画
   像メモリのシーケンシャルアクセスのための読み出し，
   書き込みの水平方向の開始座標に相当するデータを複数
   保持し水平アドレス信号として出力する水平アドレスＦ
   ＩＦＯと、前記画像メモリのシーケンシャルアクセスの
   ための読み出し，書き込みの垂直方向の開始座標に相当
   するデータを複数保持し垂直アドレス信号として出力す
   る垂直アドレスＦＩＦＯと、前記水平アドレスＦＩＦＯ
   からの水平アドレス信号と、垂直アドレスＦＩＦＯから
   の垂直アドレス信号と外部コンピュータからのランダム
   アクセスのためのアドレス信号をさだめられたタイミン
   グで前記画像メモリへ選択して出力するマルチプレクサ
   とを有することを特徴とする画像メモリアドレス制御回
   路。