JPH04313265A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04313265A JPH04313265A JP7486991A JP7486991A JPH04313265A JP H04313265 A JPH04313265 A JP H04313265A JP 7486991 A JP7486991 A JP 7486991A JP 7486991 A JP7486991 A JP 7486991A JP H04313265 A JPH04313265 A JP H04313265A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- island
- diffusion layer
- film
- shaped lower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路等の
半導体装置に関し、特に容量部の構造に係るものである
。
半導体装置に関し、特に容量部の構造に係るものである
。
【０００２】
【従来の技術】図１０は従来の半導体装置の平面図であ
り、図１１は図１０のＡ−Ａ′線における切断正面図で
ある。
り、図１１は図１０のＡ−Ａ′線における切断正面図で
ある。
【０００３】それらの図に示すように、シリコン基板１
の表面にフィールド酸化膜２が形成され、フィールド酸
化膜２上にポリシリコンからなる下部電極３が形成され
、下部電極３及びフィールド酸化膜２を包被して酸化膜
からなる層間絶縁膜４が形成され、この層間絶縁膜４上
の下部電極３の上側位置にポリシリコンからなる上部電
極５が形成され、上部電極５及び層間絶縁膜４を包被し
てスムースコート膜６が形成されると共に、スムースコ
ート膜６上にパッシベーション膜７が積層形成される。
の表面にフィールド酸化膜２が形成され、フィールド酸
化膜２上にポリシリコンからなる下部電極３が形成され
、下部電極３及びフィールド酸化膜２を包被して酸化膜
からなる層間絶縁膜４が形成され、この層間絶縁膜４上
の下部電極３の上側位置にポリシリコンからなる上部電
極５が形成され、上部電極５及び層間絶縁膜４を包被し
てスムースコート膜６が形成されると共に、スムースコ
ート膜６上にパッシベーション膜７が積層形成される。
【０００４】つぎに、製造工程について具体的に説明す
る。
る。
【０００５】まず、図１２に示すように、シリコン基板
１上に熱酸化法によりフィールド酸化膜２が形成され、
図１３に示すように、ＣＶＤ法によりフィールド酸化膜
２上にポリシリコン膜８が形成されたのち、写真製版技
術を用いた選択除去によりポリシリコン膜８が所定パタ
ーンに加工されて下部電極３が形成される。
１上に熱酸化法によりフィールド酸化膜２が形成され、
図１３に示すように、ＣＶＤ法によりフィールド酸化膜
２上にポリシリコン膜８が形成されたのち、写真製版技
術を用いた選択除去によりポリシリコン膜８が所定パタ
ーンに加工されて下部電極３が形成される。
【０００６】そして、図１４に示すように、ＣＶＤ法に
より所定パターンの下部電極３及びフィールド酸化膜２
を包被して層間絶縁膜４が形成され、図１５に示すよう
に、この層間絶縁膜４上にポリシリコン膜９が形成され
たのち、図１６に示すように、写真製版技術を用いた選
択除去により下部電極３の上側部分以外のポリシリコン
膜９が除去され、所定パターンの上部電極が形成され、
その後スムースコート膜６，パッシベーション膜７が順
次積層形成される。
より所定パターンの下部電極３及びフィールド酸化膜２
を包被して層間絶縁膜４が形成され、図１５に示すよう
に、この層間絶縁膜４上にポリシリコン膜９が形成され
たのち、図１６に示すように、写真製版技術を用いた選
択除去により下部電極３の上側部分以外のポリシリコン
膜９が除去され、所定パターンの上部電極が形成され、
その後スムースコート膜６，パッシベーション膜７が順
次積層形成される。
【０００７】ところで、上記した構成において、上部電
極５に正電位が与えられ、下部電極３が接地されて層間
絶縁膜４に電荷が蓄積され、容量部として動作する。
極５に正電位が与えられ、下部電極３が接地されて層間
絶縁膜４に電荷が蓄積され、容量部として動作する。
【０００８】
【発明が解決しようとする課題】しかし、容量部として
の電荷蓄積量は下部電極３のパターン表面積により決定
されるため、従来の構成の場合、電荷蓄積量すなわち容
量を大きくするには下部電極３のパターン自体を大きく
し、下部電極３の平面的な面積を大きくして表面積を広
げるか、層間絶縁膜４を薄くするしかなく、前者のよう
に下部電極３の平面的な面積を大きくすると、半導体装
置全体の大型化を招き、後者のように層間絶縁膜４を薄
くすると、容量部の層間絶縁膜４だけを選択的に薄くす
ることは工程上不可能であり、容量部以外の素子部の層
間絶縁膜も同時に薄くなって充分な絶縁性が得られなく
なるという問題点があった。
の電荷蓄積量は下部電極３のパターン表面積により決定
されるため、従来の構成の場合、電荷蓄積量すなわち容
量を大きくするには下部電極３のパターン自体を大きく
し、下部電極３の平面的な面積を大きくして表面積を広
げるか、層間絶縁膜４を薄くするしかなく、前者のよう
に下部電極３の平面的な面積を大きくすると、半導体装
置全体の大型化を招き、後者のように層間絶縁膜４を薄
くすると、容量部の層間絶縁膜４だけを選択的に薄くす
ることは工程上不可能であり、容量部以外の素子部の層
間絶縁膜も同時に薄くなって充分な絶縁性が得られなく
なるという問題点があった。
【０００９】この発明は、上記のような問題点を解消す
るためになされたもので、下部電極の平面的な面積や層
間絶縁膜の膜厚を変えることなく容量部としての容量を
大きくできるようにすることを目的とする。
るためになされたもので、下部電極の平面的な面積や層
間絶縁膜の膜厚を変えることなく容量部としての容量を
大きくできるようにすることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、シリコン基板と、前記基板の表面の所定領域を囲
むように形成された分離用酸化膜と、前記所定領域の前
記基板上に形成された複数の島状下部電極と、前記各島
状下部電極の下側の前記基板の表面に形成され前記各島
状下部電極を接続した拡散層と、前記各島状下部電極の
上面，側面及び前記拡散層の露出表面を包被して形成さ
れた層間絶縁膜と、前記層間絶縁膜上に形成された上部
電極とを備えたことを特徴としている。
置は、シリコン基板と、前記基板の表面の所定領域を囲
むように形成された分離用酸化膜と、前記所定領域の前
記基板上に形成された複数の島状下部電極と、前記各島
状下部電極の下側の前記基板の表面に形成され前記各島
状下部電極を接続した拡散層と、前記各島状下部電極の
上面，側面及び前記拡散層の露出表面を包被して形成さ
れた層間絶縁膜と、前記層間絶縁膜上に形成された上部
電極とを備えたことを特徴としている。
【００１１】
【作用】この発明においては、シリコン基板上に複数の
島状下部電極を形成し、拡散層により各島状下部電極を
接続することにより、各島状下部電極の上面だけではな
く側面も容量部の下部電極として利用でき、しかも各島
状下部電極間の拡散層も容量部の下部電極として利用で
きるため、実効的な下部電極の表面積が増大し、従来に
比べ下部電極の平面的な面積や層間絶縁膜の厚さを変え
ずに、容量を大きくすることが可能となる。
島状下部電極を形成し、拡散層により各島状下部電極を
接続することにより、各島状下部電極の上面だけではな
く側面も容量部の下部電極として利用でき、しかも各島
状下部電極間の拡散層も容量部の下部電極として利用で
きるため、実効的な下部電極の表面積が増大し、従来に
比べ下部電極の平面的な面積や層間絶縁膜の厚さを変え
ずに、容量を大きくすることが可能となる。
【００１２】
【実施例】図１及び図２はそれぞれこの発明の半導体装
置の一実施例の切断正面図及び平面図である。
置の一実施例の切断正面図及び平面図である。
【００１３】それらの図に示すように、シリコン基板１
１の表面の所定領域を囲むように形成された分離用酸化
膜としてのフィールド酸化膜１２が形成され、フィール
ド酸化膜１２で囲まれた所定領域のシリコン基板１１上
に四角形の複数の島状下部電極１３が形成され、各島状
下部電極１３の下側のシリコン基板１１の表面に薄いＮ
型の第１拡散層１４が形成され、この第１拡散層１４よ
り各島状下部電極１３が相互に接続され、さらに各島状
下部電極１３間のシリコン基板１１の表面に第１拡散層
１４よりも深くＮ型の第２拡散層１５が形成されている
。
１の表面の所定領域を囲むように形成された分離用酸化
膜としてのフィールド酸化膜１２が形成され、フィール
ド酸化膜１２で囲まれた所定領域のシリコン基板１１上
に四角形の複数の島状下部電極１３が形成され、各島状
下部電極１３の下側のシリコン基板１１の表面に薄いＮ
型の第１拡散層１４が形成され、この第１拡散層１４よ
り各島状下部電極１３が相互に接続され、さらに各島状
下部電極１３間のシリコン基板１１の表面に第１拡散層
１４よりも深くＮ型の第２拡散層１５が形成されている
。
【００１４】さらに、各島状下部電極１３，露出した第
１拡散層１４及びフィールド酸化膜１２上に酸化膜から
なる層間絶縁膜１６が形成され、この層間絶縁膜１６上
の各島状下部電極１３の上側位置にポリシリコンからな
る上部電極１７が形成され、上部電極１７及び層間絶縁
膜１６を包被してスムースコート膜１８が形成されると
共に、スムースコート膜１８上にパッシベーション膜１
９が積層形成されている。
１拡散層１４及びフィールド酸化膜１２上に酸化膜から
なる層間絶縁膜１６が形成され、この層間絶縁膜１６上
の各島状下部電極１３の上側位置にポリシリコンからな
る上部電極１７が形成され、上部電極１７及び層間絶縁
膜１６を包被してスムースコート膜１８が形成されると
共に、スムースコート膜１８上にパッシベーション膜１
９が積層形成されている。
【００１５】つぎに、製造工程について説明する。
【００１６】まず、図３に示すように、シリコン基板１
１の表面に熱酸化法により下敷酸化膜２０が形成され、
この下敷酸化膜２０上にＣＶＤ法により窒化膜２１が形
成され、写真製版技術による選択除去により窒化膜２１
が所定パターンに加工される。
１の表面に熱酸化法により下敷酸化膜２０が形成され、
この下敷酸化膜２０上にＣＶＤ法により窒化膜２１が形
成され、写真製版技術による選択除去により窒化膜２１
が所定パターンに加工される。
【００１７】そして、図４に示すように、窒化膜２１を
マスクとして熱酸化法により厚いフィールド酸化膜１２
が形成されたのち、窒化膜２１及びその下の下敷酸化膜
２０が除去され、図５に示すように、フィールド酸化膜
１２で囲まれたシリコン基板１１の表面にイオン注入に
よりヒ素（Ａｓ）イオンが注入されてＮ型の第１拡散層
１４が形成され、その後図６に示すように、ＣＶＤ法に
より第１拡散層１４上及びフィールド酸化膜１２上にポ
リシリコン膜２２が形成され、写真製版により第１拡散
層１４の上側のポリシリコン膜２２上にレジストパター
ン２３が形成される。
マスクとして熱酸化法により厚いフィールド酸化膜１２
が形成されたのち、窒化膜２１及びその下の下敷酸化膜
２０が除去され、図５に示すように、フィールド酸化膜
１２で囲まれたシリコン基板１１の表面にイオン注入に
よりヒ素（Ａｓ）イオンが注入されてＮ型の第１拡散層
１４が形成され、その後図６に示すように、ＣＶＤ法に
より第１拡散層１４上及びフィールド酸化膜１２上にポ
リシリコン膜２２が形成され、写真製版により第１拡散
層１４の上側のポリシリコン膜２２上にレジストパター
ン２３が形成される。
【００１８】つぎに、レジストパターン２３をマスクと
してポリシリコン膜２２が選択的に除去され、図７に示
すように、所定のパターンの複数の島状下部電極１３が
形成されたのち、イオン注入法により各島状下部電極１
３間のシリコン基板１１の表面に第１拡散層１４よりも
深くＡｓイオンが注入され、レジストパターン２３が除
去されたのち、熱拡散法により第２拡散層１５が形成さ
れる。
してポリシリコン膜２２が選択的に除去され、図７に示
すように、所定のパターンの複数の島状下部電極１３が
形成されたのち、イオン注入法により各島状下部電極１
３間のシリコン基板１１の表面に第１拡散層１４よりも
深くＡｓイオンが注入され、レジストパターン２３が除
去されたのち、熱拡散法により第２拡散層１５が形成さ
れる。
【００１９】このとき、第１拡散層１４により各島状下
部電極１３が相互に接続されるとともに、島状下部電極
１３間の第１拡散層１４及び第２拡散層１５が容量部の
下部電極として利用される。
部電極１３が相互に接続されるとともに、島状下部電極
１３間の第１拡散層１４及び第２拡散層１５が容量部の
下部電極として利用される。
【００２０】さらに、図８に示すように、各島状下部電
極１３，第１拡散層１４，フィールド酸化膜１２を包被
して層間絶縁膜１６が形成されたのち、この層間絶縁膜
１６上にＣＶＤ法によりポリシリコン膜２４が形成され
、写真製版によりフィールド酸化膜１２で囲まれた所定
領域のポリシリコン膜２４上にレジストパターン２５が
形成され、図９に示すように、選択除去によりポリシリ
コン膜２４が所定パターンに加工されて上部電極１７が
形成され、その後スムースコート膜１８，パッシベーシ
ョン膜１９が順次積層形成される。
極１３，第１拡散層１４，フィールド酸化膜１２を包被
して層間絶縁膜１６が形成されたのち、この層間絶縁膜
１６上にＣＶＤ法によりポリシリコン膜２４が形成され
、写真製版によりフィールド酸化膜１２で囲まれた所定
領域のポリシリコン膜２４上にレジストパターン２５が
形成され、図９に示すように、選択除去によりポリシリ
コン膜２４が所定パターンに加工されて上部電極１７が
形成され、その後スムースコート膜１８，パッシベーシ
ョン膜１９が順次積層形成される。
【００２１】従って、シリコン基板１上に複数の島状下
部電極１３を形成し、各島状下部電極１３を接続する第
１拡散層１４及び第２拡散層１５を形成したため、各島
状下部電極１３の上面のみならず側面をも容量部の下部
電極として利用することが可能となり、しかも各島状下
部電極１３間の第１拡散層１４，第２拡散層１５も下部
電極として利用することが可能となり、実効的に下部電
極の表面積を従来よりも大きくすることができ、従来に
比べ、下部電極の平面的な面積及び層間絶縁膜の膜厚を
変えずに容量を大きくすることができる。
部電極１３を形成し、各島状下部電極１３を接続する第
１拡散層１４及び第２拡散層１５を形成したため、各島
状下部電極１３の上面のみならず側面をも容量部の下部
電極として利用することが可能となり、しかも各島状下
部電極１３間の第１拡散層１４，第２拡散層１５も下部
電極として利用することが可能となり、実効的に下部電
極の表面積を従来よりも大きくすることができ、従来に
比べ、下部電極の平面的な面積及び層間絶縁膜の膜厚を
変えずに容量を大きくすることができる。
【００２２】なお、上記実施例では、第１拡散層１４，
第２拡散層１５をＮ型とした場合について説明したが、
Ｐ型であってもよいのは勿論である。
第２拡散層１５をＮ型とした場合について説明したが、
Ｐ型であってもよいのは勿論である。
【００２３】また、上記実施例では、各島状下部電極１
３及び上部電極１７をポリシリコンにより形成したが、
モリブデン，タングステンなどの高融点金属或いはシリ
サイドなどにより形成してもよく、島状下部電極１３と
上部電極１７とを異なる材料により形成してもよい。
３及び上部電極１７をポリシリコンにより形成したが、
モリブデン，タングステンなどの高融点金属或いはシリ
サイドなどにより形成してもよく、島状下部電極１３と
上部電極１７とを異なる材料により形成してもよい。
【００２４】さらに、上記実施例では層間絶縁膜１６を
酸化膜により形成した場合について説明したが、これに
限るものではなく、窒化膜或いは酸化膜と窒化膜との複
合膜により層間絶縁膜１６を形成してもよいのは言うま
でもない。
酸化膜により形成した場合について説明したが、これに
限るものではなく、窒化膜或いは酸化膜と窒化膜との複
合膜により層間絶縁膜１６を形成してもよいのは言うま
でもない。
【００２５】
【発明の効果】以上のように、この発明の半導体装置に
よれば、各島状下部電極の上面だけでなく側面も容量部
の下部電極として利用でき、しかも各島状下部電極間の
拡散層も容量部の下部電極として利用できるため、実効
的な下部電極の表面積を従来よりも増大でき、従来に比
べ下部電極の平面的な面積及び層間絶縁膜の厚さを変え
ずに、容量部としての容量を大きくすることが可能とな
り、半導体集積回路等の容量部の構成として好適である
。
よれば、各島状下部電極の上面だけでなく側面も容量部
の下部電極として利用でき、しかも各島状下部電極間の
拡散層も容量部の下部電極として利用できるため、実効
的な下部電極の表面積を従来よりも増大でき、従来に比
べ下部電極の平面的な面積及び層間絶縁膜の厚さを変え
ずに、容量部としての容量を大きくすることが可能とな
り、半導体集積回路等の容量部の構成として好適である
。
【図１】この発明の半導体装置の一実施例の切断正面図
である。
である。
【図２】図１の平面図である。
【図３】図１の装置の製造工程を示す切断正面図である
。
。
【図４】図１の装置の製造工程を示す切断正面図である
。
。
【図５】図１の装置の製造工程を示す切断正面図である
。
。
【図６】図１の装置の製造工程を示す切断正面図である
。
。
【図７】図１の装置の製造工程を示す切断正面図である
。
。
【図８】図１の装置の製造工程を示す切断正面図である
。
。
【図９】図１の装置の製造工程を示す切断正面図である
。
。
【図１０】従来の半導体装置の平面図である。
【図１１】図１０のＡ−Ａ′線における切断正面図であ
る。
る。
【図１２】図１０の製造工程を示す切断正面図である。
【図１３】図１０の製造工程を示す切断正面図である。
【図１４】図１０の製造工程を示す切断正面図である。
【図１５】図１０の製造工程を示す切断正面図である。
【図１６】図１０の製造工程を示す切断正面図である。
１１ シリコン基板
１２ フィールド酸化膜
１３ 島状下部電極
１４ 第１拡散層
１５ 第２拡散層
１６ 層間絶縁膜
１７ 上部電極
Claims (1)
- 【請求項１】 シリコン基板と、前記基板の表面の所
定領域を囲むように形成された分離用酸化膜と、前記所
定領域の前記基板上に形成された複数の島状下部電極と
、前記各島状下部電極の下側の前記基板の表面に形成さ
れ前記各島状下部電極を接続した拡散層と、前記各島状
下部電極の上面，側面及び前記拡散層の露出表面を包被
して形成された層間絶縁膜と、前記層間絶縁膜上に形成
された上部電極とを備えたことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7486991A JPH04313265A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7486991A JPH04313265A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313265A true JPH04313265A (ja) | 1992-11-05 |
Family
ID=13559771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7486991A Pending JPH04313265A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313265A (ja) |
-
1991
- 1991-04-08 JP JP7486991A patent/JPH04313265A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JPS6118167A (ja) | 半導体装置 | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| JPH04313265A (ja) | 半導体装置 | |
| JP3421588B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002009183A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPS6074658A (ja) | 半導体集積回路装置 | |
| KR0157119B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6058644A (ja) | 半導体装置 | |
| JPH0834245B2 (ja) | 半導体装置の製造方法 | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JPH10326863A (ja) | 半導体装置の製造方法 | |
| JP2661297B2 (ja) | 半導体集積回路装置 | |
| JPS6352444A (ja) | 半導体集積回路装置とその製造方法 | |
| JPH0322435A (ja) | 半導体装置 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JPS5994457A (ja) | 半導体装置 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH09199606A (ja) | マスタスライス方式の半導体装置 |