JPH02278742A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02278742A JPH02278742A JP1100417A JP10041789A JPH02278742A JP H02278742 A JPH02278742 A JP H02278742A JP 1100417 A JP1100417 A JP 1100417A JP 10041789 A JP10041789 A JP 10041789A JP H02278742 A JPH02278742 A JP H02278742A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- lead
- semiconductor chip
- internal leads
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にセラミックパッケージ
型の半導体装置に関する。
型の半導体装置に関する。
従来の半導体装置は第3図(a)(b)に示すように、
セラミック基板1の中央部に設けた凹部の底面に素子載
置部を設け、前記凹部の上段水平面の内周縁部近傍に配
列して第1の内部リード2aが設けられ、内部リード2
・aの外周に第2の内部リード2bが設けられる。次に
、前記素子載置部に半導体チップ4を搭載し、半導体チ
ップ4の電極と第1及び第2の内部リード2a、2bと
を金属細線5で接続する。
セラミック基板1の中央部に設けた凹部の底面に素子載
置部を設け、前記凹部の上段水平面の内周縁部近傍に配
列して第1の内部リード2aが設けられ、内部リード2
・aの外周に第2の内部リード2bが設けられる。次に
、前記素子載置部に半導体チップ4を搭載し、半導体チ
ップ4の電極と第1及び第2の内部リード2a、2bと
を金属細線5で接続する。
上述した従来の半導体装置は、多ビン化の要求に対処し
且つセラミック容器を構成するグリーンシートの積層ず
れを避ける場合、及び薄膜でリードパターンを形成する
場合においては、内部リードはセラミック容器の凹部上
段水平面に2列に設けられる。このとき、半導体チップ
と内部リードとを接続する2重のループを形成している
金属細線のうち、外側の金属細線が垂れを起こして内側
の内部リードと短絡を生じやすいという問題点があった
。
且つセラミック容器を構成するグリーンシートの積層ず
れを避ける場合、及び薄膜でリードパターンを形成する
場合においては、内部リードはセラミック容器の凹部上
段水平面に2列に設けられる。このとき、半導体チップ
と内部リードとを接続する2重のループを形成している
金属細線のうち、外側の金属細線が垂れを起こして内側
の内部リードと短絡を生じやすいという問題点があった
。
本発明の半導体装置は内側中央部に設けた凹部の底面に
素子載置部を設けたセラミック容器と、前記凹部の上段
水平面の内周縁部近傍に配列して設けた第1の内部リー
ドと、前記第1の内部リードの外周に配列して設けた第
2の内部リードと、前記第1の内部リードと前記第2の
内部リードの少くとも中間に設けた絶縁膜と、前記素子
載置部に搭載した半導体チップと、前記半導体チップの
電極と前記第1及び第2の内部リードとの間を接続する
金属細線とを有する。
素子載置部を設けたセラミック容器と、前記凹部の上段
水平面の内周縁部近傍に配列して設けた第1の内部リー
ドと、前記第1の内部リードの外周に配列して設けた第
2の内部リードと、前記第1の内部リードと前記第2の
内部リードの少くとも中間に設けた絶縁膜と、前記素子
載置部に搭載した半導体チップと、前記半導体チップの
電極と前記第1及び第2の内部リードとの間を接続する
金属細線とを有する。
次に、本発明について図面を参照して説明する9
第1図(a>、(b)は本発明の第1の実施例を示すパ
ッケージの部分平面図及びA−A”線断面図である。
ッケージの部分平面図及びA−A”線断面図である。
第1図(a)、(b)に示すように、セラミック容器1
の内側中央部に設けた四部底面に素子載置部を設け、前
記凹部の上段水平面の内側周縁部に第1の内部リード2
aを設け、内部リード2aの外周に内部リード2aと千
鳥状に配列して第2のり−ド2bを設ける0次に、内部
リード2aと内部リード2bとの中間にポリイミド系樹
脂等の帯状の絶縁膜3を選択的に設ける。次に前記素子
載置部に半導体チップ4を搭載して半導体チップ4の電
極と内部リード2a、2bとの間をそれぞれ金属細線5
により接続する。
の内側中央部に設けた四部底面に素子載置部を設け、前
記凹部の上段水平面の内側周縁部に第1の内部リード2
aを設け、内部リード2aの外周に内部リード2aと千
鳥状に配列して第2のり−ド2bを設ける0次に、内部
リード2aと内部リード2bとの中間にポリイミド系樹
脂等の帯状の絶縁膜3を選択的に設ける。次に前記素子
載置部に半導体チップ4を搭載して半導体チップ4の電
極と内部リード2a、2bとの間をそれぞれ金属細線5
により接続する。
ここで、内部リード2bに接続された金属細線5は絶縁
膜3により保護されて垂れ下りによる内部リード2aと
の短絡事故を防止できる効果がある。
膜3により保護されて垂れ下りによる内部リード2aと
の短絡事故を防止できる効果がある。
第2図(a)、(b)は本発明の第2の実施例を示すパ
ッケージの部分平面図及びB−B’線断面図である。
ッケージの部分平面図及びB−B’線断面図である。
第2図(a)、(b)に示すように、第1の実施例と同
様にセラミック容器の凹部上段水平面に設けた第1及び
第2の内部リード2a、 2bを含む表面にポリイミド
系樹脂等の絶縁膜3を設け、これを選択的にエツチング
して内部リード2a。
様にセラミック容器の凹部上段水平面に設けた第1及び
第2の内部リード2a、 2bを含む表面にポリイミド
系樹脂等の絶縁膜3を設け、これを選択的にエツチング
して内部リード2a。
2bの上の絶縁膜3を開口してパッド部を設けた以外は
第1の実施例と同じ構成を有しており、金属細線の垂れ
下りによる短絡事故を防止する効果を更に高める効果が
ある。
第1の実施例と同じ構成を有しており、金属細線の垂れ
下りによる短絡事故を防止する効果を更に高める効果が
ある。
以上説明したように本発明は2列の内部リードの少なく
とも中間に絶縁膜を設けることにより金属細線の垂れ下
りによる内部リードとの短絡を回避できる効果がある。
とも中間に絶縁膜を設けることにより金属細線の垂れ下
りによる内部リードとの短絡を回避できる効果がある。
1・・・セラミック容器、2a、2b・・・内部リード
、3・・・絶縁膜、4・・・半導体チップ、5・・・金
属細線。
、3・・・絶縁膜、4・・・半導体チップ、5・・・金
属細線。
Claims (1)
- 内側中央部に設けた凹部の底面に素子載置部を設けたセ
ラミック容器と、前記凹部の上段水平面の内周縁部近傍
に配列して設けた第1の内部リードと、前記第1の内部
リードの外周に配列して設けた第2の内部リードと、前
記第1の内部リードと前記第2の内部リードの少くとも
中間に設けた絶縁膜と、前記素子載置部に搭載した半導
体チップと、前記半導体チップの電極と前記第1及び第
2の内部リードとの間を接続する金属細線とを有するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100417A JPH02278742A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100417A JPH02278742A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278742A true JPH02278742A (ja) | 1990-11-15 |
Family
ID=14273406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100417A Pending JPH02278742A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
-
1989
- 1989-04-19 JP JP1100417A patent/JPH02278742A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0730781B1 (en) | A lead frame having layered conductive planes | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US4547795A (en) | Leadless chip carrier with frangible shorting bars | |
| JP3138539B2 (ja) | 半導体装置及びcob基板 | |
| JPS6035524A (ja) | 半導体装置 | |
| JPWO2002095824A1 (ja) | 電源回路装置 | |
| JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
| JPH0332050A (ja) | Icパッケージ | |
| JPH01137660A (ja) | 半導体装置 | |
| JPH0472750A (ja) | ガラス封止型半導体装置 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JPS5980957A (ja) | 半導体装置 | |
| KR930009025A (ko) | 반도체장치 | |
| JP4225794B2 (ja) | 半導体装置 | |
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPS6151953A (ja) | 半導体装置 | |
| JPH03220759A (ja) | 樹脂封止型半導体装置 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム | |
| JPH02295158A (ja) | 半導体装置 | |
| JPS63312661A (ja) | 半導体装置用パッケ−ジ | |
| JPS625648A (ja) | 集積回路用パツケ−ジ | |
| JPH04316337A (ja) | 半導体装置 | |
| JPH04148557A (ja) | 半導体製品用リードフレーム | |
| JPH02119228A (ja) | 半導体装置 |