JPH04317599A - イメージングユニットの駆動装置 - Google Patents
イメージングユニットの駆動装置Info
- Publication number
- JPH04317599A JPH04317599A JP3007962A JP796291A JPH04317599A JP H04317599 A JPH04317599 A JP H04317599A JP 3007962 A JP3007962 A JP 3007962A JP 796291 A JP796291 A JP 796291A JP H04317599 A JPH04317599 A JP H04317599A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- circuit system
- cpu
- driving circuit
- stepping motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Electrophotography Configuration And Component (AREA)
- Facsimile Scanning Arrangements (AREA)
- Control Of Stepping Motors (AREA)
- Optical Systems Of Projection Type Copiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、複写機等に用いられる
画像読み取り装置に係り、特に、イメージングユニット
を駆動するステッピングモータの駆動方式に関する。
画像読み取り装置に係り、特に、イメージングユニット
を駆動するステッピングモータの駆動方式に関する。
【０００２】
【従来の技術】複写機等に用いられる画像読み取り装置
においては、原稿の画像を読み取るためにイメージング
ユニットが備えられている。イメージングユニットとし
ては原稿を照射する光学系だけを備えるものと密着型セ
ンサを備えるものが知られている。
においては、原稿の画像を読み取るためにイメージング
ユニットが備えられている。イメージングユニットとし
ては原稿を照射する光学系だけを備えるものと密着型セ
ンサを備えるものが知られている。
【０００３】イメージングユニットはステッピングモー
タで駆動されるのが一般的であり、その際、図２に示さ
れるような速度プロファイルが採用される。図２におい
て、Ａは画像読み取りを行っている期間、Ｂはリターン
する期間、Ｃ，Ｆは増速期間、Ｄ，Ｇは定速度期間、Ｅ
，Ｈは減速期間を示す。そして、増速及び減速は加速度
が一定になるように設定されている。
タで駆動されるのが一般的であり、その際、図２に示さ
れるような速度プロファイルが採用される。図２におい
て、Ａは画像読み取りを行っている期間、Ｂはリターン
する期間、Ｃ，Ｆは増速期間、Ｄ，Ｇは定速度期間、Ｅ
，Ｈは減速期間を示す。そして、増速及び減速は加速度
が一定になるように設定されている。
【０００４】図３は、図２に示すような速度プロファイ
ルを達成するために従来用いられているステッピングモ
ータ駆動回路の構成例を示す図であり、その動作を図４
を参照して説明する。
ルを達成するために従来用いられているステッピングモ
ータ駆動回路の構成例を示す図であり、その動作を図４
を参照して説明する。
【０００５】いま、カウンタ３２にはＣＰＵ３１から分
周比ＲＤ１ が与えられ、カウンタ３３にはＣＰＵ３１
からパルスカウント数ＰＣ１ が与えられているとする
と、カウンタ３２はクロックＣＬＫを分周比ＲＤ１ で
分周し、分周して得たパルスをモータドライバ３４に出
力する。これによりステッピングモータ３５が駆動され
る。 このとき、カウンタ３２の出力パルスはまたカウンタ３
３に入力される。カウンタ３３は、カウンタ３２の出力
パルスをＣＰＵ３１から与えられるパルスカウント数Ｐ
Ｃ１ だけカウントするとＣＰＵ３１に割り込み信号Ｉ
ＮＴを通知する。そして、ＣＰＵ３１は、カウンタ３３
からの割り込み信号ＩＮＴを受けると、次のステップ（
Ｔ２ ）の分周比ＤＲ２ をカウンタ３２に、パルスカ
ウント数ＰＣ２ をカウンタ３３に与える。なお、クロ
ック信号ＣＬＫの周波数は１２ＭＨｚ程度が採用される
。また、図４のＴ１ ，Ｔ２ ，Ｔ３ ，Ｔ４ ……で
示される各ステップの時間は全て等しく設定される。
周比ＲＤ１ が与えられ、カウンタ３３にはＣＰＵ３１
からパルスカウント数ＰＣ１ が与えられているとする
と、カウンタ３２はクロックＣＬＫを分周比ＲＤ１ で
分周し、分周して得たパルスをモータドライバ３４に出
力する。これによりステッピングモータ３５が駆動され
る。 このとき、カウンタ３２の出力パルスはまたカウンタ３
３に入力される。カウンタ３３は、カウンタ３２の出力
パルスをＣＰＵ３１から与えられるパルスカウント数Ｐ
Ｃ１ だけカウントするとＣＰＵ３１に割り込み信号Ｉ
ＮＴを通知する。そして、ＣＰＵ３１は、カウンタ３３
からの割り込み信号ＩＮＴを受けると、次のステップ（
Ｔ２ ）の分周比ＤＲ２ をカウンタ３２に、パルスカ
ウント数ＰＣ２ をカウンタ３３に与える。なお、クロ
ック信号ＣＬＫの周波数は１２ＭＨｚ程度が採用される
。また、図４のＴ１ ，Ｔ２ ，Ｔ３ ，Ｔ４ ……で
示される各ステップの時間は全て等しく設定される。
【０００６】以上の動作が繰り返されることによって、
図２に示す速度プロファイルが実現される。なお、図４
の各ステップの分周比ＤＲ及びパルスカウント数ＰＣは
速度プロファイルにより決定されるものであることは当
業者に明らかである。
図２に示す速度プロファイルが実現される。なお、図４
の各ステップの分周比ＤＲ及びパルスカウント数ＰＣは
速度プロファイルにより決定されるものであることは当
業者に明らかである。
【０００７】
【発明が解決しようとする課題】さて、図３に示す構成
において、ＣＰＵ３１は、カウンタ３３から割り込み信
号ＩＮＴが入力されると、カウンタ３２、３３に対して
、それぞれ分周比ＤＲ，パルスカウント数ＰＣをセット
するが、割り込み信号ＩＮＴが入力されてから分周比Ｄ
Ｒ，パルスカウント数ＰＣをセットするまでに許容され
る時間は、次のステップで要求されるパルスの半サイク
ルの時間である。例えば図４でステップＴ２ からステ
ップＴ３ に移行する場合には、図中ｔ０ で示すよう
に、ステップＴ３の最初のパルスの始めの半周期の時間
内にＤＲ３ 及びＰＣ３ をセットしなければならない
。そうでない場合には、カウンタ３２は予め定められた
形態のパルスを出力することができなくなり、ステッピ
ングモータ３５は脱調してしまう。
において、ＣＰＵ３１は、カウンタ３３から割り込み信
号ＩＮＴが入力されると、カウンタ３２、３３に対して
、それぞれ分周比ＤＲ，パルスカウント数ＰＣをセット
するが、割り込み信号ＩＮＴが入力されてから分周比Ｄ
Ｒ，パルスカウント数ＰＣをセットするまでに許容され
る時間は、次のステップで要求されるパルスの半サイク
ルの時間である。例えば図４でステップＴ２ からステ
ップＴ３ に移行する場合には、図中ｔ０ で示すよう
に、ステップＴ３の最初のパルスの始めの半周期の時間
内にＤＲ３ 及びＰＣ３ をセットしなければならない
。そうでない場合には、カウンタ３２は予め定められた
形態のパルスを出力することができなくなり、ステッピ
ングモータ３５は脱調してしまう。
【０００８】ところで、図２のＤで示すイメージングユ
ニットが最高速で駆動される期間にカウンタ３２から出
力されるパルスの周波数としては、１３．８ｋＨｚ程度
は要求され、この速度を達成するためにはＣＰＵ３１は
当該定速度期間のステップが開始されてから略３６μｓ
ｅｃ の間に当該ステップに要求される分周比ＣＲ，パ
ルスカウント数ＰＣをそれぞれカウンタ３２、３３にセ
ットしなければならないことになる。
ニットが最高速で駆動される期間にカウンタ３２から出
力されるパルスの周波数としては、１３．８ｋＨｚ程度
は要求され、この速度を達成するためにはＣＰＵ３１は
当該定速度期間のステップが開始されてから略３６μｓ
ｅｃ の間に当該ステップに要求される分周比ＣＲ，パ
ルスカウント数ＰＣをそれぞれカウンタ３２、３３にセ
ットしなければならないことになる。
【０００９】これに対して、ＣＰＵ３１としては、使い
勝手の良さ、あるいはコスト低減等を目的として、汎用
の８ビットＣＰＵが使用される場合が多いが、このよう
なＣＰＵにあっては、３６μｓｅｃ の間に実行できる
命令は２４インストラクション程度である。そして、Ｃ
ＰＵ３１は独立して動作するのではなく、他のＣＰＵ３
６、例えば複写機においてはメインＣＰＵ等と通信を行
って必要な情報の授受を行うようになされ、このＣＰＵ
間の通信は、カウンタ３３からの割り込み信号ＩＮＴよ
りも優先順位が高いものとなされる。なぜなら、ＣＰＵ
間の通信が正常に行えない場合には正しい画像記録がで
きなくなるからである。
勝手の良さ、あるいはコスト低減等を目的として、汎用
の８ビットＣＰＵが使用される場合が多いが、このよう
なＣＰＵにあっては、３６μｓｅｃ の間に実行できる
命令は２４インストラクション程度である。そして、Ｃ
ＰＵ３１は独立して動作するのではなく、他のＣＰＵ３
６、例えば複写機においてはメインＣＰＵ等と通信を行
って必要な情報の授受を行うようになされ、このＣＰＵ
間の通信は、カウンタ３３からの割り込み信号ＩＮＴよ
りも優先順位が高いものとなされる。なぜなら、ＣＰＵ
間の通信が正常に行えない場合には正しい画像記録がで
きなくなるからである。
【００１０】従って、他のＣＰＵ３６と通信を行ってい
る場合にカウンタ３３から割り込み信号ＩＮＴが送られ
てきた場合、あるいは割り込み信号ＩＮＴが送られてき
たとときにＣＰＵ３６から通信要求があった場合には、
ＣＰＵ３１はＣＰＵ３６との通信処理を優先して行うの
で、分周比ＤＲ，パルスカウント数ＰＣをセットする時
間がなくなり、ステッピングモータ３５が脱調してしま
うという問題が生じていた。
る場合にカウンタ３３から割り込み信号ＩＮＴが送られ
てきた場合、あるいは割り込み信号ＩＮＴが送られてき
たとときにＣＰＵ３６から通信要求があった場合には、
ＣＰＵ３１はＣＰＵ３６との通信処理を優先して行うの
で、分周比ＤＲ，パルスカウント数ＰＣをセットする時
間がなくなり、ステッピングモータ３５が脱調してしま
うという問題が生じていた。
【００１１】本発明は、上記の課題を解決するものであ
って、ステッピングモータの脱調を有効に防止できるス
テッピングモータの駆動方式を提供することを目的とす
るものである。
って、ステッピングモータの脱調を有効に防止できるス
テッピングモータの駆動方式を提供することを目的とす
るものである。
【００１２】
【課題を解決するための手段及び作用】上記の目的を達
成するために、本発明のステッピングモータの駆動方式
は、第１の駆動回路系と、第２の駆動回路系の二つの駆
動回路系を備え、これら二つの駆動回路系を、ステッピ
ングモータの速度を変化させる各ステップ毎に交互に出
力を取り出す。
成するために、本発明のステッピングモータの駆動方式
は、第１の駆動回路系と、第２の駆動回路系の二つの駆
動回路系を備え、これら二つの駆動回路系を、ステッピ
ングモータの速度を変化させる各ステップ毎に交互に出
力を取り出す。
【００１３】即ち、カウンタ２とカウンタ３は第１の駆
動回路系を構成し、カウンタ４とカウンタ５は第２の駆
動回路系を構成する。そしてＣＰＵ１は最初に第１の駆
動回路系には第１ステップの分周比及びパルスカウント
数を与え、第２の駆動回路系には第２ステップの分周比
及びパルスカウント数を与える。そして、まず第１の駆
動回路系の出力をモータドライバに供給するようにし、
第１の駆動回路系から割り込み信号が発生されたときに
は、第２の駆動回路系の出力がモータドライバに供給さ
れるように信号系が切り換えられると共に、ＣＰＵ１は
第１駆動回路系に第３ステップの分周比及びパルスカウ
ント数を与える。
動回路系を構成し、カウンタ４とカウンタ５は第２の駆
動回路系を構成する。そしてＣＰＵ１は最初に第１の駆
動回路系には第１ステップの分周比及びパルスカウント
数を与え、第２の駆動回路系には第２ステップの分周比
及びパルスカウント数を与える。そして、まず第１の駆
動回路系の出力をモータドライバに供給するようにし、
第１の駆動回路系から割り込み信号が発生されたときに
は、第２の駆動回路系の出力がモータドライバに供給さ
れるように信号系が切り換えられると共に、ＣＰＵ１は
第１駆動回路系に第３ステップの分周比及びパルスカウ
ント数を与える。
【００１４】以上の動作を繰り返すことによって、ステ
ッピングモータの脱調を防止することができる。
ッピングモータの脱調を防止することができる。
【００１５】
【実施例】以下、図面を参照しつつ実施例を説明する。
【００１６】図１は本発明に係るステッピングモータの
駆動方式の一実施例の構成を示す図であり、図中、１は
ＣＰＵ、２，３，４，５はカウンタ、６，７，８はＡＮ
Ｄ回路、９，１０はＯＲ回路、１１はフリップフロップ
（以下、ＦＦと称す）、１２はＮＯＴ回路を示す。
駆動方式の一実施例の構成を示す図であり、図中、１は
ＣＰＵ、２，３，４，５はカウンタ、６，７，８はＡＮ
Ｄ回路、９，１０はＯＲ回路、１１はフリップフロップ
（以下、ＦＦと称す）、１２はＮＯＴ回路を示す。
【００１７】カウンタ２は、ＣＰＵ１から与えられる分
周比ＤＲＡ でクロックＣＬＫを分周し、カウンタ３は
、ＡＮＤ回路６、７を介して出力されるカウンタ２の出
力パルスをＣＰＵ１から与えられるパルスカウント数Ｐ
ＣＡ だけカウントするとＣＰＵ１に対して割り込み信
号ＩＮＴＡ を送る。
周比ＤＲＡ でクロックＣＬＫを分周し、カウンタ３は
、ＡＮＤ回路６、７を介して出力されるカウンタ２の出
力パルスをＣＰＵ１から与えられるパルスカウント数Ｐ
ＣＡ だけカウントするとＣＰＵ１に対して割り込み信
号ＩＮＴＡ を送る。
【００１８】同様にカウンタ４は、ＣＰＵ１から与えら
れる分周比ＤＲＢでクロックＣＬＫを分周し、カウンタ
５は、ＡＮＤ回路８を介して出力されるカウンタ４の出
力パルスをＣＰＵ１から与えられるパルスカウント数Ｐ
ＣＢ だけカウントするとＣＰＵ１に対して割り込み信
号ＩＮＴＢ を送る。
れる分周比ＤＲＢでクロックＣＬＫを分周し、カウンタ
５は、ＡＮＤ回路８を介して出力されるカウンタ４の出
力パルスをＣＰＵ１から与えられるパルスカウント数Ｐ
ＣＢ だけカウントするとＣＰＵ１に対して割り込み信
号ＩＮＴＢ を送る。
【００１９】つまり、図１の構成は、図３に示す従来の
ステッピングモータ駆動回路を２系統備えた構成となさ
れている。
ステッピングモータ駆動回路を２系統備えた構成となさ
れている。
【００２０】次に、図１の動作について図４を参照して
説明する。
説明する。
【００２１】いま、メインＣＰＵ（図１には図示せず）
から読み取り開始の指示がなされると、ＣＰＵ１は、ス
テップＴ１ の分周比ＤＲ１ 、パルスカウント数ＰＣ
１ をそれぞれカウンタ２、カウンタ３にセットすると
共に、ステップＴ２ の分周比ＤＲ２、パルスカウント
数ＰＣ２ をそれぞれカウンタ４、カウンタ５にセット
し、ＡＮＤ回路６にはスタート信号ＳＴＲを、ＦＦ１１
にはセット信号ＳＥＴを与える。これにより、カウンタ
２の出力パルスは、ＡＮＤ回路６、７及びＯＲ回路９を
介してモータドライバ（図１には図示せず）に供給され
る。このとき、ＡＮＤ回路８にはＦＦ１１のＱ出力がＮ
ＯＴ回路１２により反転されて入力されるので、カウン
タ４の出力はＡＮＤ回路８を通過しない。なお、ＦＦ１
１はセット信号ＳＥＴが与えられたときにＱ出力がハイ
レベルになるものとする。
から読み取り開始の指示がなされると、ＣＰＵ１は、ス
テップＴ１ の分周比ＤＲ１ 、パルスカウント数ＰＣ
１ をそれぞれカウンタ２、カウンタ３にセットすると
共に、ステップＴ２ の分周比ＤＲ２、パルスカウント
数ＰＣ２ をそれぞれカウンタ４、カウンタ５にセット
し、ＡＮＤ回路６にはスタート信号ＳＴＲを、ＦＦ１１
にはセット信号ＳＥＴを与える。これにより、カウンタ
２の出力パルスは、ＡＮＤ回路６、７及びＯＲ回路９を
介してモータドライバ（図１には図示せず）に供給され
る。このとき、ＡＮＤ回路８にはＦＦ１１のＱ出力がＮ
ＯＴ回路１２により反転されて入力されるので、カウン
タ４の出力はＡＮＤ回路８を通過しない。なお、ＦＦ１
１はセット信号ＳＥＴが与えられたときにＱ出力がハイ
レベルになるものとする。
【００２２】そして、カウンタ３は、パルスカウント数
ＰＣ１ で与えられる数だけカウンタ２の出力パルスを
計数すると、割り込み信号ＩＮＴＡ を出力する。この
割り込み信号ＩＮＴＡ はＯＲ回路１０を介してＦＦ１
１のクロック入力となり、これによりＦＦ１１のＱ出力
は反転するので、ＡＮＤ回路７は閉じられ、ＡＮＤ回路
８が開く。従って、クロックＣＬＫはカウンタ４により
分周比ＤＲ２ で分周され、モータドライバへ供給され
ることになる。
ＰＣ１ で与えられる数だけカウンタ２の出力パルスを
計数すると、割り込み信号ＩＮＴＡ を出力する。この
割り込み信号ＩＮＴＡ はＯＲ回路１０を介してＦＦ１
１のクロック入力となり、これによりＦＦ１１のＱ出力
は反転するので、ＡＮＤ回路７は閉じられ、ＡＮＤ回路
８が開く。従って、クロックＣＬＫはカウンタ４により
分周比ＤＲ２ で分周され、モータドライバへ供給され
ることになる。
【００２３】割り込み信号ＩＮＴＡ はこのとき同時に
ＣＰＵ１にも入力される。これによりＣＰＵ１は、カウ
ンタ２とカウンタ３からなる第１の駆動回路系の動作が
完了したことを認識して、ステップＴ３ の分周比ＤＲ
３ 及びパルスカウント数ＰＣ３ をそれぞれカウンタ
２及びカウンタ３に与える。
ＣＰＵ１にも入力される。これによりＣＰＵ１は、カウ
ンタ２とカウンタ３からなる第１の駆動回路系の動作が
完了したことを認識して、ステップＴ３ の分周比ＤＲ
３ 及びパルスカウント数ＰＣ３ をそれぞれカウンタ
２及びカウンタ３に与える。
【００２４】次に、カウンタ５は、パルスカウント数Ｐ
Ｃ２ で与えられる数だけカウンタ４の出力パルスを計
数すると、割り込み信号ＩＮＴＢを出力する。これによ
ってＦＦ１１のＱ出力が反転し、ＡＮＤ回路８は閉じら
れ、ＡＮＤ回路７が開いてカウンタ２の出力がモータド
ライバに供給される。そして、このときＣＰＵ１は、カ
ウンタ４とカウンタ５からなる第２の駆動回路系の動作
が完了したことを認識して、カウンタ４及び５に対して
、それぞれ、次のステップであるＴ４ の分周比ＤＲ４
及びパルスカウント数ＰＣ４ を与える。
Ｃ２ で与えられる数だけカウンタ４の出力パルスを計
数すると、割り込み信号ＩＮＴＢを出力する。これによ
ってＦＦ１１のＱ出力が反転し、ＡＮＤ回路８は閉じら
れ、ＡＮＤ回路７が開いてカウンタ２の出力がモータド
ライバに供給される。そして、このときＣＰＵ１は、カ
ウンタ４とカウンタ５からなる第２の駆動回路系の動作
が完了したことを認識して、カウンタ４及び５に対して
、それぞれ、次のステップであるＴ４ の分周比ＤＲ４
及びパルスカウント数ＰＣ４ を与える。
【００２５】以上の動作が繰り返される。
【００２６】以上、イメージングユニットの増速時の動
作について説明したが、減速時についても同様である。
作について説明したが、減速時についても同様である。
【００２７】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の変形が可能であることは明らかである。
が、本発明は上記実施例に限定されるものではなく、種
々の変形が可能であることは明らかである。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ＣＰＵ１は一方の駆動回路系が動作している
間、即ち一つのステップの期間中に他方の駆動回路系に
対して分周比とパルスカウント数をセットすればよく、
しかも１ステップの期間は３ｍｓｅｃ程度は確保される
から、ＣＰＵ１が他のＣＰＵと通信を行ったとしても十
分な余裕がある。従ってステッピングモータの脱調を有
効に防止することができ、以て、定められた通りの速度
プロファイルを確実に実現することができる。
によれば、ＣＰＵ１は一方の駆動回路系が動作している
間、即ち一つのステップの期間中に他方の駆動回路系に
対して分周比とパルスカウント数をセットすればよく、
しかも１ステップの期間は３ｍｓｅｃ程度は確保される
から、ＣＰＵ１が他のＣＰＵと通信を行ったとしても十
分な余裕がある。従ってステッピングモータの脱調を有
効に防止することができ、以て、定められた通りの速度
プロファイルを確実に実現することができる。
【図１】 本発明に係るステッピングモータの駆動方
式の一実施例の構成を示す図である。
式の一実施例の構成を示す図である。
【図２】 イメージングユニットの速度プロファイル
を示す図である。
を示す図である。
【図３】 従来のステッピングモータの駆動回路の構
成例を示す図である。
成例を示す図である。
【図４】 ステッピングモータの駆動パルスの例を示
す図である。
す図である。
１…ＣＰＵ、２，３，４，５…カウンタ、６，７，８…
ＡＮＤ回路、９，１０…ＯＲ回路、１１…ＦＦ、１２…
ＮＯＴ回路。
ＡＮＤ回路、９，１０…ＯＲ回路、１１…ＦＦ、１２…
ＮＯＴ回路。
Claims (1)
- 【請求項１】 制御手段から設定される分周比でクロ
ック信号を分周してステッピングモータ駆動手段に出力
する第１カウンタと、前記第１カウンタの出力パルス数
を制御手段から設定されるカウントパルス数だけカウン
トしたときに前記制御手段への割り込み信号を生成する
第２のカウンタを備える駆動手段を２組備え、当該２組
の駆動手段からの出力パルスを交互に取り出すことを特
徴とするステッピングモータの駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007962A JPH04317599A (ja) | 1991-01-25 | 1991-01-25 | イメージングユニットの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007962A JPH04317599A (ja) | 1991-01-25 | 1991-01-25 | イメージングユニットの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317599A true JPH04317599A (ja) | 1992-11-09 |
Family
ID=11680106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007962A Pending JPH04317599A (ja) | 1991-01-25 | 1991-01-25 | イメージングユニットの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317599A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025215415A1 (en) * | 2024-04-09 | 2025-10-16 | Amo Development, Llc | Stepper motor control method and apparatus with reduced vibration during acceleration and deceleration |
-
1991
- 1991-01-25 JP JP3007962A patent/JPH04317599A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025215415A1 (en) * | 2024-04-09 | 2025-10-16 | Amo Development, Llc | Stepper motor control method and apparatus with reduced vibration during acceleration and deceleration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU544606B2 (en) | Multiprocessor system | |
| EP0094763B1 (en) | Pulse motor control device | |
| JPH07104842B2 (ja) | 外部記憶装置の割込み制御方式 | |
| JPH04317599A (ja) | イメージングユニットの駆動装置 | |
| JPS6255186B2 (ja) | ||
| RU1805450C (ru) | Многоканальное устройство дл программного управлени шаговыми двигател ми | |
| JP3472123B2 (ja) | シーケンスコントローラ | |
| FI922858A0 (fi) | Styrning av en bussfoerbindelse. | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| KR200144786Y1 (ko) | 서보구동기용 펄스열 발생장치 | |
| SU1418715A1 (ru) | Устройство переменного приоритета | |
| JPS5866136A (ja) | 割り込み検出方法 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS6477495A (en) | Recording device | |
| JPH02211097A (ja) | ステップモータの制御回路 | |
| SU1481715A1 (ru) | Многоканальное устройство дл управлени шаговыми двигател ми | |
| JPS629441A (ja) | タイマ割り込み制御方式 | |
| JPH0317143B2 (ja) | ||
| JPH02112045A (ja) | コンピュータシステム | |
| JPH0375830A (ja) | 割り込み制御回路 | |
| JPH0749793A (ja) | 割込みコントローラ | |
| JPH0485625A (ja) | ウエイト制御方式 | |
| JPH04205425A (ja) | データ処理装置及びそのデータ処理方法 | |
| JPS6261143A (ja) | 入出力制御装置 | |
| JPH03262062A (ja) | 中央処理装置 |