JPH04318513A - 薄膜トランジスタ型液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ型液
晶表示装置、特に薄膜トランジスタの構造、電極パター
ン、及び駆動方法に関するものである。

【０００２】

【従来の技術】従来、この分野の技術としては例えば「
ＥＩＤ９０−６，ＥＤ９０−３５，ＩＥ９０−１５，１
０．４型カラーＴＦＴ−ＬＣＤの開発」に記載されたも
のが知られている。図８は前記文献に記載された従来の
薄膜トランジスタ（以下、「ＴＦＴ」という）の一部断
面図である。

【０００３】図に示すように、ゲート電極３２上にゲー
ト絶縁膜３４、半導体層３５、オーミック層３６と続き
、その上に信号電極であるソース−ドレイン電極３７が
設けられる。画素電極３３の位置はソース−ドレイン電
極３７より下の場合もあり、上の場合もあるが、これは
各社の着目する点が異なるだけで全体のＴＦＴ構造とし
ては大きく変わらない。そして、最後にパッシベーショ
ン膜３８が設けられる。さらに、このＴＦＴにおいては
、ゲート電極をＡｌ，Ｔａの２層構造とすることにより
ゲートパルス遅延によって生じる画像のにじみ等を防い
でいた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記構
成の薄膜トランジスタ型液晶表示装置においては、ゲー
トパルス遅延に対する効果はあるが、映像信号の入るド
レイン電極上には、常に何らかの電圧が印加されており
、そのことによって生じるドレイン電極−対向電極間の
電位変動が液晶分子を駆動してしまい、光漏れとなる。 このことの対策としては、対向電極側にブラックマスク
層を形成し、この光漏れを遮るようにするのが一般的に
行われているが、ブラックマスク層を形成するため、ど
うしても開口率が小さくなってしまうという問題点があ
った。

【０００５】また、この光漏れはそのような対策によっ
て防ぐことができたとしても、ドレイン電極と画素電極
の間に生じる電位変動は防ぎようがない。すなわち、一
旦、ゲートパルスによりドレイン電極上の電圧を書き込
まれた画素電極のすぐ横にドレイン電極があり、そのド
レイン電極に常に何らかの電圧が印加されているので、
ドレイン電極−画素電極間の容量結合による画素電位変
動もあり、また、一般的に画素電極電位の正・負レベル
の中心値はＴＦＴのゲート電極−ソース電極間容量によ
って引き起こされる電圧降下により、ドレイン電圧の正
・負レベルの中心値より低くなるので、ドレイン電極−
画素電極間にはＤＣ成分の電圧が常にかかった状態とな
る。そして、液晶にＤＣ成分がかかってしまうと、劣化
が著しくなり信頼性がなくなるので、それを防ぐために
対向電極電圧を前記電圧降下に対応して低めに設定する
ことが行われているが、それを行うと画素電極−対向電
極間の液晶にはＤＣ成分が加わらなくなるものの、今度
はドレイン電極−対向電極間の液晶にＤＣ成分が加わっ
てしまい液晶が劣化するという問題点があった。

【０００６】本発明は、上記従来の問題点を解決して、
開口率が大きく、液晶の劣化の少ない、表示品質、信頼
性共に優れた薄膜トランジスタ型液晶表示装置を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、複数のゲート電極と、ゲート電極と交
差する複数のドレイン電極と、その交差部に設けられた
薄膜トランジスタと、薄膜トランジスタに接続された画
素電極とを有する薄膜トランジスタ基板と、液晶を挟ん
で薄膜トランジスタ基板と対向する対向電極基板とを備
えた薄膜トランジスタ型液晶表示装置において、薄膜ト
ランジスタ基板は、ゲート電極上に形成された第１絶縁
膜と、ゲート絶縁膜上に形成されたソース・ドレイン電
極及び第１，第２補助電極と、各電極上で、かつ少なく
ともソース電極と画素電極との接続部及び第２補助電極
と画素電極との接続部以外の全面に形成された第２絶縁
膜と、第２絶縁膜上で、かつ少なくともソース電極と画
素電極との接続部及び第２補助電極と画素電極との接続
部以外の全面に形成され、かつ対向電極基板の対向電極
と同程度の電圧が入力されている遮蔽電極と、遮蔽電極
上で、かつ少なくともソース電極と画素電極との接続部
及び第２補助電極と画素電極との接続部以外の全面に形
成された第３絶縁膜と、第３絶縁膜上に形成された画素
電極とを備え、ソース−ドレイン電極が、ｎ番目のゲー
トパルスのオン時にドレイン電極上の電圧をｎ番目の画
素電極に書込む主トランジスタを構成し、第１，第２補
助電極が、ｎ−１番目のゲートパルスのオン時に遮蔽電
極上の電圧をｎ番目の画素に書込む副トランジスタを構
成するように構成した。

【０００８】

【作用】本発明によれば、以上のように薄膜トランジス
タ型液晶表示装置を構成したので、ドレイン電極−対向
電極間は遮蔽電極によって遮蔽される。したがって、ド
レイン電極−対向電極間に電位差が生じても、遮蔽電極
によってドレイン電圧が遮蔽されるので、それらの電極
間にＤＣ成分が発生しなくなり、ドレイン電極上の液晶
がオンしなくなる。

【０００９】また、遮蔽電極と画素電極間に形成される
蓄積容量がゲート電極−ソース電極間寄生容量に起因す
る画素電極電圧波形の降下を軽減させる。さらに、ｎ−
１番目のゲートパルスのオン時に遮蔽電極上の電圧がｎ
番目の画素電極に書込まれ、ｎ番目のゲートパルスのオ
ン時にドレイン電極上の電圧がｎ番目の画素電極に書込
まれる。

【００１０】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
薄膜トランジスタ基板の平面図である。図に示すように
、ゲート電極１とドレイン電極２が交差する部分に、半
導体層３をチャネルとするトランジスタ（主トランジス
タ）が設けられており、ゲートパルスによりソース電極
４にドレイン電極２上の電圧が書込まれるようになって
いる。ソース電極４は第１、第２コンタクトホール６，
７を通して画素電極５と電気的に接続されており、ソー
ス電圧波形はそのまま画素電圧波形となる。遮蔽電極は
開口部８（トランジスタとゲート電極の一部）以外全面
に形成されている。

【００１１】一方、１本前のゲート電極上にて、もう一
つのトランジスタ（副トランジスタ）が形成されている
。第１補助電極９は第３コンタクトホール１０を通して
遮蔽電極８と電気的に接続されており、１本前のゲート
電極を介して第２補助電極１１とチャネルを形成してお
り、同じく第２補助電極１１は第４、第５コンタクトホ
ール１２，１３を通して画素電極５と電気的に接続され
ている。

【００１２】図２は本発明の実施例における薄膜トラン
ジスタ基板の主トランジスタ部（図１のＡ−Ａ′）の断
面図である。本実施例ではゲート電極１の上に、ゲート
電極１を陽極酸化して得られるゲート電極陽極酸化膜１
４を形成している。ただし、この膜は主としてゲート電
極−ドレイン電極間ショートを防ぐ目的のものであって
、本発明に不可欠の要素ではない。そして、その上には
、ゲート絶縁膜としての機能を有する第１絶縁膜１６が
基板全面に形成されている。さらに、その上に半導体層
３、オーミック接合層１５が所定のパターンに形成され
ており、その上にドレイン−ソース電極２，４があり、
その上に第２絶縁膜１７が第１コンタクトホール６以外
に形成されており、その上に透明電極からなる遮蔽電極
１８がトランジスタ部、第１，第２コンタクトホール６
，７以外に形成されており、その上に第３絶縁膜１９が
第１，第２コンタクトホール６，７以外に形成されてお
り、その上に画素電極５が第１、第２コンタクトホール
６，７を通してソース電極４と電気的に接続されるよう
形成されている。この図から画素電極５は遮蔽電極１８
との間に第３絶縁膜１９を挟んだ蓄積容量を形成してい
ることが分かる。

【００１３】図３は本発明の実施例における薄膜トラン
ジスタ基板の副トランジスタ部（図１のＢ−Ｂ′）の断
面図である。図に示すように、１本前のゲート電極１が
延在しており、その上に第１絶縁膜１６、半導体層３、
オーミック接合層１５があるのは主トランジスタと同様
である。第１補助電極９は、ドレイン電極と同時に形成
された電極であるが、ドレイン電極とは電気的に接続さ
れておらず、第２絶縁膜１７の第３コンタクトホール１
０を通して遮蔽電極１８と電気的に接続されている。同
様にして、第２補助電極１１は、ドレイン−ソース電極
２，４と同時に形成されたものであり、第１補助電極９
との間に副トランジスタを形成している。第２補助電極
１１は第２絶縁膜１７の第４コンタクトホール１２及び
第３絶縁膜１９の第５コンタクトホール１３を通して画
素電極５と電気的に接続されている。

【００１４】図４は本発明の実施例における基板の電気
的接続系の説明図である。ゲート電極群２０とドレイン
電極群２１が形成するマトリクスアレイ上において、対
向電極２２は薄膜トランジスタ基板と対向側に当たる対
向電極基板の全面に形成されているので、図のように示
される。一方、前記遮蔽電極１８もその一部は開口して
いるが、１枚のベタ電極であるので、この図のようにた
だ一つの電気信号を加えるのみである。この遮蔽電極１
８には、対向電極２２に加える電圧と同程度の電圧を入
力する。本実施例においては、遮蔽電極１８と対向電極
２２とを電気的に接続してある。なお、遮蔽電極１８と
対向電極２２との接続は、どちらも１枚のベタ基板であ
るため、きわめて容易である。

【００１５】図５は本発明の実施例による薄膜トランジ
スタ型液晶表示装置の１画素あたりの等価回路図である
。図に示すように、ｎ番目のゲート電極２５とドレイン
電極２の交差部には、ドレイン電極信号を書き込むため
の主トランジスタ２８があり、ｎ−１番目のゲート電極
２４とドレイン電極２の交差部には、遮蔽電極信号を書
き込むための副トランジスタ２７がある。また、画素電
極５はこれら主・副トランジスタに接続され、液晶層は
液晶抵抗２９と液晶容量３０の並列回路で表現される。 そして、液晶層の対向側には遮蔽電極１８に電気的に接
続された対向電極２２がある。

【００１６】図において、ｎ番目の画素電極５は、ｎ−
１番目のゲート電極２４がオンした時に、副トランジス
タ２７を介して対向電極２２の電圧が遮蔽電極信号とし
て書き込まれ、ｎ番目のゲート電極２５がオンした時に
、主トランジスタ２８を介してドレイン電極信号が書き
込まれる。画素電極−遮蔽電極間の蓄積容量３４は液晶
抵抗２９、液晶容量３０と並列なので、ゲート電極−ソ
ース電極間寄生容量３３によって生じるゲートオフ時の
ソース電圧シフトダウンを小さくすることができる。

【００１７】図６は本発明の実施例による薄膜トランジ
スタ型液晶表示装置の駆動方法を示す説明図である。ま
た、図７はその駆動方法によって得られる画素電圧波形
図である。まず、図６（ａ）に示されているドレイン電
圧波形３５は１ライン毎に正・負反転され、かつ１フレ
ーム毎にさらにに正・負反転されている。これは一般的
に行われている駆動方法で、フリッカ、輝度傾斜に有効
な方法であるが、この１ライン毎に反転をしなければ、
本発明がその効果を奏しないというわけではなく、１フ
レーム反転のみでも何ら支障はない。

【００１８】次に、対向電圧波形３６は、ドレイン電圧
の正・負レベルの中心値よりやや下めに設定されている
。これはＴＦＴのゲート電極−ソース電極間の寄生容量
に起因してソース、すなわち画素電圧波形がゲートオフ
時にシフトダウンするので、ドレイン電圧の正・負レベ
ルの中心値に設定すると画素電極と対向電極間の液晶に
ＤＣ電圧がかかり液晶が劣化してしまうからである。 ここで注意すべき点は、この対向電圧の低めの設定ゆえ
に、ドレイン電極２と対向電極２５の間には、常にＤＣ
成分が生じることである。しかしながら、本発明ではド
レイン電極２上に遮蔽電極７があるので、ドレイン電圧
の変動は遮蔽電極１８で遮蔽され、かつその遮蔽電極１
８には、対向電圧波形２２と同じ信号が入るので、ドレ
イン配線上の液晶には何ら電位差は生じず、ＤＣ成分は
生じることはない。

【００１９】次に、図６（ｂ）に示されているゲートパ
ルスオン期間は、ドレイン電圧信号切換時に始まり、次
ドレイン信号切換時よりやや早めにオフさせる。この早
めにする時間Δｔはゲートパルス遅延による尾引きによ
って次ライン情報の誤書込み防止のためである。なくて
も本発明の効力は失われないが、あった方がより好まし
い。

【００２０】以下、図６及び図７を参照して本発明の実
施例による薄膜トランジスタ型液晶表示装置の駆動方法
を説明する。ｎ番目の画素について述べると、まず、時
刻ｔｎ−１　においてｎ−１番目のゲートがオンすると
、対向電圧波形３６が画素電極に書込まれる。次いで、
ゲートがオフすると副トランジスタのゲート電極−ソー
ス電極間の寄生容量により画素電圧波形がシフトダウン
した後、Δｔの時間それが保持される。次に、時刻ｔｎ
　においてｎ番目のゲートがオンするとドレイン電極信
号が書き込まれ、ゲートがオフすると主トランジスタの
ゲート電極−ソース電極間の寄生容量により画素電圧波
形がシフトダウンする。以後は次のフレームにおいてｎ
−１番目のゲートがオンするまで画素電圧が保持される
。

【００２１】このように駆動を行うと、画素電極電位は
正・負いずれの電位であっても１フレームごとに反転さ
れるので、ｎ−１番目のゲートオン時から充・放電が好
ましい方向に起きることになり、そのためｎ番目のゲー
ト電圧オン時に書込むドレイン電圧信号へと早く到達す
る。すなわち、トランジスタのオン特性を十分にとれる
ことになる。

【００２２】また、従来のようにゲートパルス幅を１ラ
インに等しく設定した場合、ｎ番目ゲートパルスに遅延
を生じるとｎ＋１番目ゲートオン時の逆極性のドレイン
信号をｎ番目のゲートパルスの尾引き時に書き込んでし
まうが、本実施例においては先に述べたようにオン特性
を十分とれることから、ｎ＋１番目のドレインパルスが
入るよりわずか前にｎ番目のゲートをオフすれば、こう
いった誤書込みはなくなる。この時のゲートパルスを早
めにオフする時間はΔｔとして示してあるが、この大き
さはＴＦＴの材料、構造、液晶表示装置のサイズ等によ
り様々に異なるので、詳しくは論じない。また、このΔ
ｔの設定により、オン特性にとっては書込み時間が少な
くなるのでよくないという点が、先に述べた副トランジ
スタと遮蔽電極の方法により問題点ではなくなるのであ
る。

【００２３】なお、本発明は上記実施例に限定されるも
のではなく、遮蔽電極１８を第１〜第４コンタクトホー
ル６，７，１０，１１以外の全面に形成する等、本発明
の趣旨に基づき種々の変形が可能であり、それらを本発
明の範囲から排除するものではない。

【００２４】

【発明の効果】以上詳細に説明したように、本発明によ
れば、ドレイン線上に絶縁膜を介して遮蔽電極を設け、
かつその遮蔽電極と画素電極との間に蓄積容量を形成し
、さらにその遮蔽電極に対向電極と同程度の電圧を入力
し、その遮蔽電極電圧を副トランジスタで１本前のゲー
トオン時に画素電極に書き込ませるようにしたので、次
のような効果を奏する。 （１）ドレイン電極−対向電極間のＤＣ成分がゼロにな
るので、液晶が劣化しない。 （２）ドレイン信号により、液晶がオンして光漏れを起
こすことがなくなる。そのため、ブラックマスク層が不
要になるので、開口率が向上する。 （３）トランジスタのオン特性を十分にとることができ
る。そして、ゲートパルスのオフ時刻を次のラインのド
レイン電圧が発生する時刻よりも早く設定すれば、ゲー
トパルス遅延による次ライン信号の誤書込みもなくなる
。 （４）ゲート電極−ソース電極間寄生容量による画素電
極電圧の降下が軽減される。

【図面の簡単な説明】

【図１】本発明の実施例における薄膜トランジスタ基板
の平面図である。

【図２】本発明の実施例における薄膜トランジスタ基板
の主トランジスタ部の断面図である。

【図３】本発明の実施例における薄膜トランジスタ基板
の副トランジスタ部の断面図である。

【図４】本発明の実施例おける薄膜トランジスタ基板の
電気接続系の説明図である。

【図５】本発明の実施例による薄膜トランジスタ型液晶
表示装置の１画素あたりの等価回路図である。

【図６】本発明の実施例による薄膜トランジスタ型液晶
表示装置の駆動方法を示す説明図である。

【図７】本発明の実施例による薄膜トランジスタ型液晶
表示装置の画素電圧波形図である。

【図８】従来の薄膜トランジスタ基板の一部断面図であ
る。

【符号の説明】

１　　　　　　ゲート電極 ２　　　　　　ドレイン電極 ３　　　　　　半導体層 ４　　　　　　ソース電極 ５　　　　　　画素電極 ６　　　　　　第１コンタクトホール ７　　　　　　第２コンタクトホール ８　　　　　　遮蔽電極開口部 ９　　　　　　第１補助電極 １０　　　　第３コンタクトホール １１　　　　第２補助電極 １２　　　　第４コンタクトホール １３　　　　第５コンタクトホール １６　　　　第１絶縁膜 １７　　　　第２絶縁膜 １８　　　　遮蔽電極 １９　　　　第３絶縁膜 ２２　　　　対向電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　複数のゲート電極と、該ゲート電極と
   交差する複数のドレイン電極と、その交差部に設けられ
   た薄膜トランジスタと、該薄膜トランジスタに接続され
   た画素電極とを有する薄膜トランジスタ基板と、液晶を
   挟んで該薄膜トランジスタ基板と対向する対向電極基板
   とを備えた薄膜トランジスタ型液晶表示装置において、
   前記薄膜トランジスタ基板は、（ａ）前記ゲート電極上
   に形成された第１絶縁膜と、（ｂ）該ゲート絶縁膜上に
   形成されたソース−ドレイン電極及び第１，第２補助電
   極と、（ｂ）該各電極上で、かつ少なくとも該ソース電
   極と前記画素電極との接続部及び該第２補助電極と前記
   画素電極との接続部以外の全面に形成された第２絶縁膜
   と、（ｃ）該第２絶縁膜上で、かつ少なくとも前記ソー
   ス電極と前記画素電極との接続部及び前記第２補助電極
   と前記画素電極との接続部以外の全面に形成され、かつ
   前記対向電極基板の対向電極と同程度の電圧が入力され
   ている遮蔽電極と、（ｄ）該遮蔽電極上で、かつ少なく
   とも前記ソース電極と前記画素電極との接続部及び前記
   第２補助電極と前記画素電極との接続部以外の全面に形
   成された第３絶縁膜と、（ｅ）該第３絶縁膜上に形成さ
   れた前記画素電極とを備え、前記ソース−ドレイン電極
   が、ｎ番目のゲートパルスのオン時に前記ドレイン電極
   上の電圧をｎ番目の画素電極に書込む主トランジスタを
   構成し、前記第１，第２補助電極が、ｎ−１番目のゲー
   トパルスのオン時に前記遮蔽電極上の電圧をｎ番目の画
   素に書込む副トランジスタを構成することを特徴とする
   薄膜トランジスタ型液晶表示装置。
2. 【請求項２】　　ゲートパルスのオフ時刻を次のライン
   のドレイン電圧が発生する時刻よりも早く設定した駆動
   回路を備えることを特徴とする請求項１記載の薄膜トラ
   ンジスタ型液晶表示装置。