JPH04323865A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH04323865A JPH04323865A JP3092509A JP9250991A JPH04323865A JP H04323865 A JPH04323865 A JP H04323865A JP 3092509 A JP3092509 A JP 3092509A JP 9250991 A JP9250991 A JP 9250991A JP H04323865 A JPH04323865 A JP H04323865A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- memory cell
- line
- bit line
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関し
、特に高集積化及び大容量化に好適な縦積み型メモリセ
ルを有する半導体メモリ装置に関する。
、特に高集積化及び大容量化に好適な縦積み型メモリセ
ルを有する半導体メモリ装置に関する。
【０００２】
【従来の技術】従来の縦積み型メモリセルの構造を図３
及び図４に示す。図３は、縦積み型メモリセルの平面図
、図４は図３のＸ−Ｘ線断面図を示すものである。
及び図４に示す。図３は、縦積み型メモリセルの平面図
、図４は図３のＸ−Ｘ線断面図を示すものである。
【０００３】次に、従来の縦積み型メモリセルの製造工
程及び構造について説明する。従来の縦積み型メモリセ
ルは、まずポリシリコン膜のワード線１ｌ等を形成後層
間絶縁膜１４を全面に付す。その後所定の位置で容量素
子９−１と電荷蓄積電極２ａｌ（ポリシリコン膜）との
接続を取るために層間絶縁膜１４に容量部開孔をもうけ
る。更に全面にポリシリコン膜を付し、一連の工程を経
て所要の形状にパターニングを行ない、電荷蓄積電極２
ａｌ等が形成される。更に全面に容量絶縁膜１０を熱膨
張あるいはＣＶＤ技術により付す。更にもう一方の電極
となるポリシリコン膜を付し、一連の工程を経て所要の
形状にパターニングを行ない対向電極１３が形成される
。図３では対向電極１３の開孔部１２を示してある。 ここまでの工程を経て電荷蓄積電極２ａｌ等と対向電極
１３の間に容量絶縁膜１０を配したメモリセルの容量素
子が完成する。その後層間絶縁膜１１を付し、所定の位
置でビット線側の拡散層４２とビット線５ａとの接続を
取るために層間絶縁膜に開孔をもうける。更に全面にビ
ット線配線膜を付し、一連の工程を経て所要の形状にパ
ターニングを行ないビット線５ａが形成される。
程及び構造について説明する。従来の縦積み型メモリセ
ルは、まずポリシリコン膜のワード線１ｌ等を形成後層
間絶縁膜１４を全面に付す。その後所定の位置で容量素
子９−１と電荷蓄積電極２ａｌ（ポリシリコン膜）との
接続を取るために層間絶縁膜１４に容量部開孔をもうけ
る。更に全面にポリシリコン膜を付し、一連の工程を経
て所要の形状にパターニングを行ない、電荷蓄積電極２
ａｌ等が形成される。更に全面に容量絶縁膜１０を熱膨
張あるいはＣＶＤ技術により付す。更にもう一方の電極
となるポリシリコン膜を付し、一連の工程を経て所要の
形状にパターニングを行ない対向電極１３が形成される
。図３では対向電極１３の開孔部１２を示してある。 ここまでの工程を経て電荷蓄積電極２ａｌ等と対向電極
１３の間に容量絶縁膜１０を配したメモリセルの容量素
子が完成する。その後層間絶縁膜１１を付し、所定の位
置でビット線側の拡散層４２とビット線５ａとの接続を
取るために層間絶縁膜に開孔をもうける。更に全面にビ
ット線配線膜を付し、一連の工程を経て所要の形状にパ
ターニングを行ないビット線５ａが形成される。
【０００４】
【発明が解決しようとする課題】この従来の縦積み型メ
モリセルでは、ワード線の他にメモリセルの容量素子を
形成するために、電荷蓄積電極及び対向電極が必要であ
り、製造工程が多大であるだけでなく、多層構造化に伴
ってビット線とビット線側の拡散層との接続開孔部の段
差が大きくなり、接触抵抗の増大やビット線の切断など
歩留り面での問題点も多くあった。
モリセルでは、ワード線の他にメモリセルの容量素子を
形成するために、電荷蓄積電極及び対向電極が必要であ
り、製造工程が多大であるだけでなく、多層構造化に伴
ってビット線とビット線側の拡散層との接続開孔部の段
差が大きくなり、接触抵抗の増大やビット線の切断など
歩留り面での問題点も多くあった。
【０００５】
【課題を解決するための手段】本発明は、ＭＯＳトラン
ジスタおよび容量素子を含む縦積み型メモリセルを有す
る半導体メモリ装置において、所定のビット線およびワ
ード線に対応する前記縦積み型メモリセルの容量素子は
その電荷蓄積電極が前記所定のビット線およびワード線
にそれぞれ隣接するビット線およびワード線に対応する
メモリセルのＭＯＳトランジスタのゲート電極であるワ
ード線上に容量絶縁膜を介して設けられてなるというも
のである。
ジスタおよび容量素子を含む縦積み型メモリセルを有す
る半導体メモリ装置において、所定のビット線およびワ
ード線に対応する前記縦積み型メモリセルの容量素子は
その電荷蓄積電極が前記所定のビット線およびワード線
にそれぞれ隣接するビット線およびワード線に対応する
メモリセルのＭＯＳトランジスタのゲート電極であるワ
ード線上に容量絶縁膜を介して設けられてなるというも
のである。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例のメモリセルを示
す平面図、図２は図１のＸ−Ｘ線断面図である。
す平面図、図２は図１のＸ−Ｘ線断面図である。
【０００８】Ｐ型シリコン基板７に素子分離絶縁膜８を
形成しワード線１ｌ，１ｍ，…を形成し、更に容量側の
拡散層９−１及びビット線側の拡散層９−２をイオン注
入技術により形成するところまでは従来のＭＯＳトラン
ジスタの形成方法に同じなので詳細な説明は省略するこ
とにする。次に熱酸化あるいはＣＶＤ技術によりワード
線１ｌ，１ｍ，…の上に容量絶縁膜１０を形成する。更
に容量側の拡散層９−１と電荷蓄積電極とを接続するた
め所定の位置の絶縁膜にリソグラフィー技術，エッチン
グ技術を用いて開孔をもうけ、更にポリシリコン膜を全
面に付し、リソグラフィー技術，エッチング技術を用い
て所要の形状にパターニングし、電荷蓄積電極２ａｌ，
２ｂｍ，…を形成する。ここまでの工程を経て電荷蓄積
電極とワード線電極の間に容量絶縁膜１０を配したメモ
リセルの容量素子が完成する。その後層間絶縁膜１１を
付し、所定の位置でリソグラフィー技術，エッチング技
術を用い、層間絶縁膜に開孔をもうけ、更に全面にビッ
ト線配線膜を付しリソグラフィー技術，エッチング技術
を用いて所要の形状にパターニングし、ビット線５ａ，
５ｂ，…が形成される。
形成しワード線１ｌ，１ｍ，…を形成し、更に容量側の
拡散層９−１及びビット線側の拡散層９−２をイオン注
入技術により形成するところまでは従来のＭＯＳトラン
ジスタの形成方法に同じなので詳細な説明は省略するこ
とにする。次に熱酸化あるいはＣＶＤ技術によりワード
線１ｌ，１ｍ，…の上に容量絶縁膜１０を形成する。更
に容量側の拡散層９−１と電荷蓄積電極とを接続するた
め所定の位置の絶縁膜にリソグラフィー技術，エッチン
グ技術を用いて開孔をもうけ、更にポリシリコン膜を全
面に付し、リソグラフィー技術，エッチング技術を用い
て所要の形状にパターニングし、電荷蓄積電極２ａｌ，
２ｂｍ，…を形成する。ここまでの工程を経て電荷蓄積
電極とワード線電極の間に容量絶縁膜１０を配したメモ
リセルの容量素子が完成する。その後層間絶縁膜１１を
付し、所定の位置でリソグラフィー技術，エッチング技
術を用い、層間絶縁膜に開孔をもうけ、更に全面にビッ
ト線配線膜を付しリソグラフィー技術，エッチング技術
を用いて所要の形状にパターニングし、ビット線５ａ，
５ｂ，…が形成される。
【０００９】ビット線５ａとワード線１ｌに対応するメ
モリセルの容量素子の電荷蓄積電極２ａｌはビット線５
ｂとワード線１ｍに対応するメモリセルのＭＯＳトラン
ジスタのゲート電極（ワード線１ｍ）上に容量絶縁膜１
０を介して設けられている。すなわち、対向電極の役割
はワード線１ｍが担うことになる。ワード線１ｌと１ｍ
は互いに異なるタイミングでアクティブとなり、かつ蓄
積電極２ａｌとワード線１ｍとの間は直流的に絶縁され
ているので動作上の問題は生じない。
モリセルの容量素子の電荷蓄積電極２ａｌはビット線５
ｂとワード線１ｍに対応するメモリセルのＭＯＳトラン
ジスタのゲート電極（ワード線１ｍ）上に容量絶縁膜１
０を介して設けられている。すなわち、対向電極の役割
はワード線１ｍが担うことになる。ワード線１ｌと１ｍ
は互いに異なるタイミングでアクティブとなり、かつ蓄
積電極２ａｌとワード線１ｍとの間は直流的に絶縁され
ているので動作上の問題は生じない。
【００１０】
【発明の効果】以上説明したように本発明はメモリセル
の容量素子の対向電極として、ワード線を使用したので
従来必要であった対向電極専用のポリシリコン膜が不要
となり、製造工程数が大幅に減少するだけでなく、多層
構造化が緩和できビット線と拡散層との接続開孔部の段
差が小さくなり、歩留りが向上するという効果がある。
の容量素子の対向電極として、ワード線を使用したので
従来必要であった対向電極専用のポリシリコン膜が不要
となり、製造工程数が大幅に減少するだけでなく、多層
構造化が緩和できビット線と拡散層との接続開孔部の段
差が小さくなり、歩留りが向上するという効果がある。
【図１】本発明の一実施例を示す平面図である。
【図２】図１のＸ−Ｘ線断面図である。
【図３】従来例を示す平面図である。
【図４】図３のＸ−Ｘ線断面図である。
１ｌ，１ｍ ワード線
２ａｌ，２ｂｍ 電荷蓄積電極
３ａｌ，３ｂｍ 電荷蓄積電極と拡散層間のコン
タクト孔 ４ ビット線と拡散層間のコンタクト孔５ａ，５
ｂ ビット線 ６ 素子分離絶縁膜の縁端部 ７ Ｐ型シリコン基板 ８ 素子分離絶縁膜 ａ−１，ａ−２ Ｎ型の拡散層 １０ 容量絶縁膜 １１ 層間絶縁膜 １２ 対向電極１３の開孔 １３ 対向電極 １４ 層間絶縁膜
タクト孔 ４ ビット線と拡散層間のコンタクト孔５ａ，５
ｂ ビット線 ６ 素子分離絶縁膜の縁端部 ７ Ｐ型シリコン基板 ８ 素子分離絶縁膜 ａ−１，ａ−２ Ｎ型の拡散層 １０ 容量絶縁膜 １１ 層間絶縁膜 １２ 対向電極１３の開孔 １３ 対向電極 １４ 層間絶縁膜
Claims (1)
- 【請求項１】 ＭＯＳトランジスタおよび容量素子を
含む縦積み型メモリセルを有する半導体メモリ装置にお
いて、所定のビット線およびワード線に対応する前記縦
積み型メモリセルの容量素子はその電荷蓄積電極が前記
所定のビット線およびワード線にそれぞれ隣接するビッ
ト線およびワード線に対応するメモリセルのＭＯＳトラ
ンジスタのゲート電極であるワード線上に容量絶縁膜を
介して設けられてなることを特徴とする半導体メモリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3092509A JP2901367B2 (ja) | 1991-04-24 | 1991-04-24 | 半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3092509A JP2901367B2 (ja) | 1991-04-24 | 1991-04-24 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04323865A true JPH04323865A (ja) | 1992-11-13 |
| JP2901367B2 JP2901367B2 (ja) | 1999-06-07 |
Family
ID=14056283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3092509A Expired - Lifetime JP2901367B2 (ja) | 1991-04-24 | 1991-04-24 | 半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901367B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323664A (ja) * | 1989-06-21 | 1991-01-31 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH0373570A (ja) * | 1989-08-12 | 1991-03-28 | Sony Corp | 半導体メモリの製造方法 |
-
1991
- 1991-04-24 JP JP3092509A patent/JP2901367B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323664A (ja) * | 1989-06-21 | 1991-01-31 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH0373570A (ja) * | 1989-08-12 | 1991-03-28 | Sony Corp | 半導体メモリの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2901367B2 (ja) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682021B2 (ja) | 半導体メモリ装置 | |
| KR940020570A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
| JP2894740B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH07109874B2 (ja) | 半導体装置及びその製造方法 | |
| JP3202501B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US5065215A (en) | Semiconductor memory cell and method of manufacturing the same | |
| JPH02143456A (ja) | 積層型メモリセルの製造方法 | |
| JP2901367B2 (ja) | 半導体メモリ装置 | |
| US4173819A (en) | Method of manufacturing a dynamic random access memory using MOS FETS | |
| JPH04306875A (ja) | 半導体記憶装置の構造 | |
| JPH0878640A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2848135B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2969876B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0382155A (ja) | 半導体メモリセルとその製造方法 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| JPS59188963A (ja) | 半導体装置 | |
| JPS63226955A (ja) | 容量素子の製造方法 | |
| JPH0691216B2 (ja) | 半導体記憶装置 | |
| JPH09283620A (ja) | 半導体装置及びその製造方法 | |
| JPH01119053A (ja) | 半導体メモリ装置 | |
| JP3067316B2 (ja) | 半導体メモリセルの形成方法 | |
| JPH08274274A (ja) | 半導体装置の製造方法 | |
| JPS63164264A (ja) | メモリ装置 | |
| KR19990060363A (ko) | 반도체 메모리 장치의 콘택 형성방법 및 그 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970722 |