JPH0432479B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数のアクセスポートを備えること
により、同時に複数のデータの読み出しと複数の
データの書込みを可能にすることで、メモリを共
有する複数のプロセツサからなるマルチプロセツ
サ・システムの共有メモリアクセス速度を高速化
するマルチポート・メモリに関するものである。

（従来の技術） 計算機システムに対する処理要求が複雑且つ高
度になつた結果、計算機システムの処理中枢であ
るプロセツサを複数にしたマルチプロセツサ・シ
ステムを使用した並列処理への期待が高まつてき
ている。このマルチプロセツサ・システムにおけ
るプロセツサ間の情報伝達手段として、共有メモ
リを使用する方式がある。複数のプロセツサにア
クセスされる共有メモリを実現する手段として
は、マルチプロセツサ・システムを構成する複数
のプロセツサと共有メモリをバスで結合し、バス
の使用権を調停する専用ハードウエア（アービ
タ）を使用するバス結合方式がある。

（発明が解決しようとする問題点） 従来のバス結合方式を使用した共有メモリで
は、バスの使用権を調停するアービタが共有メモ
リをアクセスするプロセツサを１台決定すること
で、共有メモリのアクセスを希望する複数のプロ
セツサによる共有メモリの取り合いの問題を解決
していた。すなわち、アービタが共有メモリアク
セス権の調停をすることで、複数のプロセツサに
よる共有メモリアクセス要求を逐次的に処理して
いた。したがつて、マルチプロセツサ・システム
を構成するプロセツサの個数が多くなると、共有
メモリのアクセス頻度が高くなり、共有メモリア
クセスを逐次的に処理する従来方式では、共有メ
モリアクセスがネツトとなり、プロセツサを複数
にした並列処理の効果を充分発揮できないという
問題が合つた。

本発明の目的は、従来技術では、逐次的に処理
していた共有メモリアクセスを、複数のアクセス
ポートを備え、同時に複数のデータの読み出しと
複数のデータの書込みを可能にすることで、共有
メモリアクセスを並列に処理できるマルチポー
ト・メモリを提供することにある。

（問題を解決するための手段） 前述の問題点を解決するために、本発明が提供
するマルチポート・メモリは、複数の入出力共用
アクセスポートを備え、前記アクセスポートの個
数と同数の行と列からなる格子状に配列された前
記アクセスポートの個数の二乗個のメモリと、１
つの列上に配置された前記アクセスポートの個数
と同数の前記メモリの出力データから最新のデー
タを選択し、前記アクセスポートに出力する列毎
に設けられた選択器と、データ書込みの時に使用
したアクセスポートの番号を記憶し、データ読み
出し時の時に前記選択器を制御する制御用マルチ
ポート・メモリからなり、アクセスサイクルがデ
ータ読み出しフエーズとデータ書込みフエーズか
らなり、データ読み出しフエーズでは列毎にアド
レスと前記制御用マルチポート・メモリが出力す
る書込みを行つたアクセスポートの番号を与え、
前記選択器が前記制御用マルチポート・メモリの
出力するアクセスポート番号に従い最新のデータ
を記憶しているメモリの出力を選択し、データ書
込みフエーズでは行毎にアドレスを与え、その行
に属する全てのメモリにデータを書込み、同時
に、書込みに使用したアクセスポート番号を前記
制御用マルチポート・メモリに記憶することで、
１回のアクセスサイクル中に、アクセルするデー
タの総数がアクセスポートの個数以下であれば、
任意の個数のデータの読み出しと任意の個数のデ
ータの書込みが出来ることを特徴とする。

（作用） 本発明のマルチポート・メモリは、アクセスポ
ートの個数の二乗個のメモリで構成する。アクセ
スポートが４個の場合の本発明のマルチポート・
メモリを説明する。第２図が、本発明のマルチポ
ート・メモリのデータバス系のブロツク図であ
る。４行４列の格子状に16個のメモリを配置す
る。行は、下から上に向かつて、１，２，３，４
と番号付けする。２００，２０１，２０２，２０
３が第１行を構成するメモリである。このメモリ
は、従来から存在するランダムアクセスメモリで
構わない。したがつて、１メガビツトのランダム
アクセスメモリを使用し、数メガ語の大容量マル
チポート・メモリを実現することも可能である。
列は、左から右に向かつて、１，２，３，４と番
号付けする。２００，２１０，２２０，２３０が
第１列を構成するメモリである。１つの行に配置
された４個のメモリは、同じデータを記憶する。
１つの列に配置された４個のメモリは、各アクセ
スポートに割り当てる。各列には、列に属する４
個のメモリの出力データからアクセスポートに出
力するデータを選択する選択器２５０，２５１，
２５２，２５３がある。選択器２５０，２５１，
２５２，２５３は、２ビツト幅の制御用４ポー
ト・メモリ２６０の出力でメモリを選択する。制
御用４ポート・メモリは、各番地の有効データを
記憶しているメモリの番号を記憶する。

データ・アクセス操作例を使用して本発明のマ
ルチポート・メモリの動作原理を説明する。最初
にアクセスポート２を使用する書込み操作例を説
明する。書込みデータは“３”とする。第３図
は、これから書込み操作を行う番地のメモリ部の
内容と制御用４ポート・メモリの４個のアクセス
ポートの初期状態である。制御用４ポート・メモ
リのアクセスポート３７２と第３列のメモリ３０
２，３１２，３２２，３３２は、書込み番地の内
容を出力する。このとき他の行のメモリ３００，
３０１，３０２，３０３，３１０，３１２，３１
３，３３０，３３１，３３２，３３３と制御用４
ポート・メモリ３６０の他のアクセスポート３７
０，３７１，３７３は書込み操作列が対象とする
以外の番地に対する書込み操作に使用して構わな
い。しかし、動作原理の理解を容易にするため、
全てのメモリの位置に書込み番地の内容を示す。
３２０，３２１，３２２，３２３がアクセスポー
ト２が書込みに使用する第３行の４個のメモリの
初期状態である。アクセスサイクルは２フエーズ
からなり、書込み操作は第２フエーズで実行す
る。第１フエーズは後で説明する読み出し操作を
行う。書込み操作は、第３行の４個のメモリ３２
０，３２１，３２２，３２３の書込み番地に書込
みデータ“３”を書き、さらに、制御用４ポー
ト・メモリ３６０の第２のアクセスポート３７２
に書込みに使用したアクセスポートの番号“２”
を書き込む。第４図は、書込み操作終了後の状態
である。第３図同様に、16個のメモリの位置に、
書込み番地の内容を示す。また、制御用４ポー
ト・メモリ４６０のアクセスポート４７２の位置
にも書込み番地の内容を示す。データを書き込ん
だ第３行に属するメモリ４２０，４２１，４２
２，４２３の書込み番地の内容は“３”に、制御
用４ポート・メモリ４６０のアクセスポート４７
２の出力する書込み番地の内容は“２”に書き換
わつている。制御用４ポート・メモリの書込みを
行つた番地の内容“２”は、この番地の有効デー
タが第３行のメモリに存在することを示してい
る。

次に、アクセスポート２を使用した読み出し操
作を説明する。読み出し番地は、書込み操作の説
明で使用した番地とする。第５図は、書込み操作
後の番地のメモリ部と制御用４ポート・メモリの
状態である。５０２，５１２，５２２，５３２が
アクセスポート２が使用する第３列に属する４個
のメモリの内容である。読み出し操作は第１フエ
ーズで行う。第２フエーズは、他の番地の書込み
操作に使用して構わない。第１フエーズでは、第
３列に属する４個のメモリ５０２，５１２，５２
２，５３２と制御用４ポート・メモリの第２のア
クセスポート５７２の読み出し番地の内容を使用
する。他の列のメモリ５００，５１０，５２０，
５３０，５０１，５１１，５２１，５３１，５０
３，５１３，５２３，５３３と制御用４ポート・
メモリ５６０の他のアクセスポート５７０，５７
１，５７３は説明に使用した例以外の番地に対す
る読み出し操作に使用して構わない。制御用４ポ
ート・メモリ５６０のアクセスポート５７２の出
力“２”は第３列に割り当てた選択器５５２を制
御する。選択器５５２は制御用４ポート・メモリ
５６０のアクセスポート５７２の出力が“０”で
あればメモリ５０２、“１”であればメモリ５１
２、“２”であればメモリ５２２、“３”であれば
メモリ５３２を選択する。アクセスポート５７２
の出力は“２”であるから、メモリ５２２の出力
がアクセスポート２の出力として選択される。メ
モリ５２２は、先程書き込まれた値“３”を出力
している。

この結果、本発明のマルチポート・メモリのア
クセス・サイクルをデータ読み出しフエーズとデ
ータ書込みフエーズの２フエーズにすると、アク
セスするデータの個数が各々アクセスポートの個
数以下であれば、複数のデータの読み出しと複数
のデータの書込みを１回のアクセス・サイクルで
実行することができる。

（実施例） 本発明の実施例について、図面を参照して詳細
に説明する。第１図は、アクセスポートの個数が
４個の場合の本発明のマルチポート・メモリの実
施例のブロツク図である。

データを記憶するメモリ部１００と読み出し操
作でアクセスするメモリを指定する制御用４ポー
ト・メモリ１０１からなる。メモリ部１００は、
４行４列の格子状に配置したメモリ１１０，１１
１，１１２，１１３，１２０，１２１，１２２，
１２３，１３０，１３１，１３２，１３３，１４
０，１４１，１４２，１４３と読み出し操作でア
クセスポートに出力するメモリの出力を選択する
選択器１５０，１５１，１５２，１５３からな
る。メモリ１１０から１４３は、ダイナミツクメ
モリのリフレツシユ機能を用意すれば、１メガビ
ツトのダイナミツクメモリも使用可能で、大容量
のマルチポート・メモリの実現が可能である。ア
クセスポート１０５を使用するデータ読み出し操
作を例に動作説明を行う。アクセスサイクルの第
１フエーズ（データ読み出しフエーズ）で、制御
用４ポート・メモリ１０１の４個のアクセスポー
ト１６０，１６１，１６２，１６３と各列の４個
のメモリにアクセスポート１０５の読み出し番地
が送られる。読み出し番地の通知の様子を、第１
のアクセスポート１０５を例に説明する。第１の
アクセスポート１０５の読み出し番地を使用し、
制御用４ポート・メモリ１０１のアクセスポート
１６０から有効なデータを記憶しているメモリの
番号を読み出す。同時に、アクセスポート１０５
の読み出し番地は、選択器１７０，１８０，１９
０を通り、メモリ１１０，１２０，１３０，１４
０に行く。メモリ１１０，１２０，１３０，１４
０は、与えられた読み出し番地の内容を出力す
る。選択器１５０は、制御用４ポート・メモリ１
０１のアクセスポート１６０の出力に従い、上記
４メモリの出力からアクセスポート１０５に出力
すべきデータを選択する。以上で、読み出し操作
が完了する。

次に、アクセスポート１０５を使用するデータ
の書込み操作を例に動作説明を行う。アクセスサ
イクルの第２フエーズ（データ書込みフエーズ）
で、制御用４ポート・メモリ１０１の４個のアク
セスポートと各行の４個のメモリに各アクセスポ
ートの書込み番地が送られる。書込み番地の通知
の様子を、第１アクセスポート１０５を例に説明
する。アクセスポート１０５の書込み番地は、選
択器１７１，１７２，１７３に選択され、第１行
のメモリ１１０，１１１，１１２，１１３及び制
御用４ポート・メモリ１０１のアクセスポート１
０１に送られる。そして、アクセスポート１０５
の書込みデータが、メモリ１１０，１１１，１１
２，１１３に書き込まれる。同時に、制御用４ポ
ート・メモリ１０１のアクセスポート１６０にア
クセスポートの番号“０”を記憶しているレジス
タ１６５の出力が書き込まれる。以上で、書込み
操作が完了する。

（発明の効果） 本発明のマルチポート・メモリは、格子状に配
置したアクセスポートの個数の二乗個のメモリと
データ書込みに使用したアクセスポートの番号を
記憶するデータ幅の小さいマルチポート・メモリ
を使用し、アクセスサイクルを読み出しフエーズ
と書込みフエーズに分け、読み出しフエーズでは
各アクセスポートが特定の列に属するメモリを使
用し、書込みフエーズでは各アクセスポートが特
定の行に属するメモリを使用することを特徴とす
る。この結果、アクセスするデータの個数がアク
セスポートの個数以下であれば、１アクセスサイ
クル中に、任意個数のデータの読み出しと任意個
数のデータの書込みを可能にするデータ幅の大き
いマルチポート・メモリを実現している。

【図面の簡単な説明】

第１図は、アクセスポートが４個の場合の本発
明のマルチポート・メモリの実施例のブロツク
図、第２図から第５図は本発明の作用を説明する
ための図である。 図において、１００はメモリ部、１０１は制御
用４ポート・メモリ、１０５，１０６，１０７，
１０８は本マルチポート・メモリのアクセスポー
ト、１１０，１１１，１１２，１１３，１２０，
１２１，１２２，１２３，１３０，１３１，１３
２，１３３，１４０，１４１，１４２，１４３は
メモリ、１５０，１５１，１５２，１５３は読み
出しデータ用選択器、１６０，１６１，１６２，
１６３は制御用４ポート・メモリのアクセスポー
ト、１６５，１６６，１６７，１６８はアクセス
ポート番号を記憶するレジスタ、１７０，１７
１，１７２，１７３，１８０，１８１，１８２，
１８３，１９０，１９１，１９２，１９３はメモ
リの番地を選択する選択器である。

Claims (1)

【特許請求の範囲】
1. １ 複数の入出力共用アクセスポートを備え、前
   記アクセスポートの個数と同数の行と列からなる
   格子状に配列された前記アクセスポートの個数の
   二乗個のメモリと、１つの列上に配置された前記
   アクセスポートの個数と同数の前記メモリの出力
   データから最新のデータを選択し、前記アクセス
   ポートに出力する列毎に設けられた選択器と、デ
   ータ書込みの時に使用したアクセスポートの番号
   を記憶し、データ読み出出しの時に前記選択器を
   制御する制御用マルチポート・メモリからなり、
   アクセスサイクルがデータ読み出しフエーズとデ
   ータ書込みフエーズからなり、データ読み出しフ
   エーズでは列毎にアドレスと前記制御用マルチポ
   ート・メモリが出力する書込みを行つたアクセス
   ポートの番号を与え、前記選択器が前記制御用マ
   ルチポート・メモリの出力するアクセスポート番
   号に従い最新のデータを記憶しているメモリの出
   力を選択し、データ書込みフエーズでは行毎にア
   ドレスを与え、その行に属する全てのメモリにデ
   ータを書込み、同時に、書込みに使用したアクセ
   スポート番号を前記制御用マルチポート・メモリ
   に記録することで、１回のアクセスサイクル中
   に、アクセスするデータの総数がアクセスポート
   の個数以下であれば、任意の個数のデータの読み
   出しと任意の個数のデータの書込みが出来ること
   を特徴とするマルチポート・メモリ。