JPH0477934B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数のアクセスポートを備えること
により、同時に複数のデータの読み出しと複数の
データの書込みを可能にすることで、メモリを共
有する複数のプロセツサからなるマルチプロセツ
サ・システムの共有メモリアクセス速度を高速化
するマルチポート・メモリに関するものである。

（従来の技術） 計算機システムに対する処理要求が複雑且つ高
度になつた結果、計算機システムの処理中枢であ
るプロセツサを複数にしたマルチプロセツサ・シ
ステムを使用した並列処理への期待が高まつてき
ている。このマルチプロセツサ・システムにおけ
るプロセツサ間の情報伝達手段として、共有メモ
リを使用する方式がある。複数のプロセツサにア
クセスされる共有メモリを実現する手段として
は、マルチプロセツサ・システムを構成する複数
のプロセツサと共有メモリをバスで結合し、バス
の使用権を調停する専用ハードウエア（アービ
タ）を使用するバス結合方式がある。

（従来技術の問題点） 従来のバス結合方式を使用した共有メモリで
は、バスの使用権を調停するアービタが共有メモ
リをアクセスするプロセツサを１台決定すること
で、共有メモリのアクセスを希望する複数のプロ
セツサによる共有メモリの取り合いの問題を解決
していた。すなわち、アービタが共有メモリアク
セス権の調停をすることで、複数のプロセツサに
よる共有メモリアクセス要求を逐次的に処理して
いた。したがつて、マルチプロセツサ・システム
を構成するプロセツサの個数が多くなると、共有
メモリのアクセス頻度が高くなり、共有メモリア
クセスを逐次的に処理する従来方式では、共有メ
モリアクセスがネツクとなり、プロセツサを複数
にした並列処理の効果を充分発揮できないという
問題が合つた。

本発明の目的は、従来技術では逐次的に処理し
ていた共有メモリアクセスを、複数のアクセスポ
ートを備え、同時に複数のデータの読み出しと複
数のデータの書込みを可能にすることで、共有メ
モリアクセスを並列に処理できるマルチポート・
メモリを提供することにある。

（問題点を解決するための手段） 本発明のマルチポートメモリは、複数の入出力
共用アクセスポートを備え、前記アクセスポート
の個数と同数の行と列からなる格子状に配列され
た前記アクセスポートの個数の二乗個のメモリ
と、１つの列上に配置された前記アクセスポート
の個数と同数の前記メモリの出力を入力とし、デ
ータを複号化し前記アクセスポートに出力する列
毎に設けられた復号器と、任意の列上に配置され
た前記メモリの内でデータ書き込み対象となつて
いない前記メモリの出力と前記復号器に割り付け
られた前記アクセスポートに送られて来た書き込
みデータから任意の行上に配置された前記アクセ
スポートの個数と同数の前記メモリに書き込むデ
ータを生成する行毎に設けられた符号器からな
り、アクセスサイクルがデータ読み出しフエーズ
とデータ書き込みフエーズからなり、データ読み
出しフエーズでは列毎にアドレスを与え、データ
書き込みフエーズでは行毎にアドレスを与え、前
記符号器が列上に配置された前記アクセスポート
の個数と同数の前記メモリの中の任意の一つの前
記メモリの内容を変化させることにより全てのデ
ータ値を設定するように符号化を行い、前記復号
器に入力された列上に配置された前記アクセスポ
ートの個数の同数の前記メモリの出力について、
任意の一つの前記メモリの内容が変化すると、そ
の変化により特定のデータ値を決定することによ
り、列上の前記アクセスポートの個数と同数の前
記メモリの内の任意の一つの前記メモリの内容を
変更しデータの書き込み操作を行うことを特徴と
する。

（作用） 本発明のマルチポート・メモリでは、データを
アクセスポートの個数と同時のコードで符号化す
る。アクセスポートが４個の例を使用して、本発
明のマルチポート・メモリの特徴を説明する。第
２図が、データを記憶するメモリ部の構成であ
る。４行４列の格子状に16個のメモリが配置され
ている。２００，２０１，２０２，２０３が第１
行を構成するメモリである。このメモリは、従来
から存在するランダムアクセスメモリで構わな
い。したがつて、１メガビツトのランダムアクセ
スメモリを使用し、数メガ語の大容量マルチポー
ト・メモリを実現することも可能である。２０
０，２１０，２２０，２３０が第１列を構成する
メモリである。１つの行に配置された４個のメモ
リは、同じコードを記憶する。列の上に配置され
た４個のメモリは、符号化したデータの４個のコ
ードを記憶する。各列には、列に属する４個のメ
モリが記憶しているコードからデータを再生する
復号器がある。データを符号化する時に使用する
４個のコードは、任意の３個のコードを固定し、
残りのコードを変化させて、データが取り得る全
ての値を表現できなければならない。データ幅が
３ビツトの場合の符号化の１例としては、４個の
コードの和を８で割つた余りをデータとする方法
がある。

上記コードを使用した本発明のマルチポート・
メモリのデータ書込み操作を説明する。第３図
は、書込み操作前のメモリの書込み番地の状態で
ある。３００，３０１，３０２，３０３がアクセ
スポート０が使用する行の４個のメモリである。
３００，３１０，３２０，３３０がアクセスポー
ト０が使用する列の４個のメモリである。

書込み操作では、アクセスポート２を使用し
“１”を書くことにする。アクセスフエーズは２
フエーズからなる。第１フエーズは、第２列に属
する４個のメモリの書込み番地のコードを読み出
し、第２行の符号器が書込みデータと第２列の読
み出しコードから第２行に書込むコードを生成す
る。第４図は、第１フエーズでメモリの書込み番
地を読み出した時の状態である。４０２，４１
２，４２２，４３２第２列に属するメモリの書込
み番地のコードである。第２列の読み出しコード
（０、０、０、０）の和が０であるから、データ
が“０”とわかる。したがつて、第２行に書込む
コードは、“１”となる。第２フエーズは、第１
フエーズで生成した書込みコードを第２行の４個
のメモリに書込む。第５図が、第２フエーズ終了
後のメモリの書込み番地の状態である。５２０，
５２１，５２２，５２３のコードが“０”から
“１”に書き換えられている。このデータ書込み
操作では、アクセスポートに対応した行に属する
全てのメモリの書込み番地のコードを書き換える
ので、どの列を読み出しても、書込み番地のデー
タは“１”に変つている。書込み操作は、第１フ
エーズでは、書込みに使用するアクセスポートの
列に属するメモリからコードを読み出し、第２フ
エーズでは、書込みに使用するアクセスポートの
行に属するメモリにコードを書込むが、その他の
列及び行に属するメモリは使用していない。した
がつて、説明の例に使用した本発明のマルチポー
ト・メモリでは、４個のアクセスポートに割り当
てられた４個の行を、異なつた４個の番地に対す
るデータ書込みに使用することができる。

４個のアクセスポートによるデータ書込み例を
使用し、複数の番地に対するデータ書込み操作を
説明する。アクセスポート０、１、２、３の各々
の書込み番地をａ、ｂ、ｃ、ｄ番地とする。ま
た、書込みデータは“１”、“２”、“３”、“４”と
する。第６図は、書込み操作前のａ番地のコード
である。アクセスポート０による書込み操作を行
うので、第１列の６００，６１０，６２０，６３
０と第１行の６００，６０１，６０２，６０３を
使用する。第７図は、書込み操作前のｂ番地のコ
ードである。アクセスポート１による書込みを行
うので、第２列の７０１，７１１，７２１，７３
１と第２行の７１０，７１１，７１２，７１３を
使用する。第８図は、第１フエーズによるコード
読み出し後の状態である。第１列８００，８１
０，８２０，８３０はａ番地のコードである。第
２列８０１，８１１，８２１，８３１はｂ番地の
コードである。同様に、第３列８０２，８１２，
８２２，８３２はｃ番地、第４列８０３，８１
３，８２３，８３３はｄ番地のコードである。各
列毎に、列に割り当てられた復号器を使用して、
書込みコードを生成する。第９図は、第２フエー
ズのコード書込みの様子である。第１行９００，
９０１，９０２，９０３はａ番地に書き込むコー
ドである。第２行９１０，９１１，９１２，９１
３はｂ番地に書込むコードである。同様に、、第
３行９２０，９２１，９２２，９２３はｃ番地、
第４行９３０，９３１，９３２，９３３はｄ番地
に書き込みコードである。第１０図は、書込み操
作終了後のａ番地のコードである。第１列１００
０，１０１０，１０２０，１０３０のコード
（６、２、１、０）の和より、８で割つた余りが
１であるから、データが“１”とわかる。第１１
図は、書込み操作終了後のｂ番地のコードであ
る。第１列１１００，１１１０，１１２０，１１
３０のコード（３、４、１、２）の和より、８で
割つた余りが２であるから、データが“２”とわ
かる。同様の事がアクセスポート２、３について
もいえる。

この結果、本発明のアルチポート・メモリのア
クセス・サイクルをデータ読み出しフエーズとデ
ータ書込みフエーズの２フエーズにすると、アク
セスするデータの総数がアクセスポートの個数以
下であれば、複数のデータの読み出しと複数のデ
ータの書込みを１回のアクセス・サイクルで実行
することができる。

（実施例） 本発明の実施例について、図面を参照して詳細
に説明する。第１図は、アクセスポートの個数が
４個の場合の本発明のアルチポート・メモリの実
施例のブロツク図である。

データを記憶するメモリ部は、４行４列の格子
状に配置する。１１，２１，３１，４１は、第１
列に属するメモリである。ダイナミツクメモリの
リフレツシユ機能を用意すれば、１メガビツトの
ダイナミツクメモリも使用可能で、大容量のアル
チポート・メモリの実現が可能である。

アクセスポート０を使用するデータ読み出し動
作を例に説明する。アクセスサイクルの第１フエ
ーズ（データ読み出しフエーズ）で、アドレスポ
ート０の読み出し番地が第１列に属するメモリ１
１，２１，３１，４１に送られる。メモリ１１は
常にアドレスポート０のアドレスを受けるが、他
のメモリ２１，３１，４１は、第２フエーズ（デ
ータ書込みフエーズ）で、他のアドレスポートの
アドレスを受ける。この為、選択器２７，３７，
４７を使用し、アドレスポート０のアドレスを選
択する。第１列に属する４個のメモリ１１，２
１，３１，４１の出力は、アクセスポート０に割
り当てられた復号器１０により記憶データに変換
され、アクセスポート０に出力される。

次に、アクセスポート０を使用したデータの書
込み動作を説明する。メモリ１１は、第１列に属
し、かつ、第１行にも属する。１１，１２，１
３，１４が第１行に属するメモリである。第１フ
エーズは、読み出し動作の場合と同様、第１列の
メモリ１１，２１，３１，４１に書込み番地を与
え、４個のメモリ１１，２１，３１，４１を読み
出し、アクセスポート０に割り当てられた符号器
１５がその出力とアクセスポート０の書込みデー
タから第１行に属するメモリ１１，１２，１３，
１４への書込みデータを生成する。第２フエーズ
は第１フエーズで符号器１５が生成した書込みデ
ータを第１行に属するメモリ１１，１２，１３，
１４に書込む。この為、選択器１７，１８，１９
がアドレスポート０の書込み番地を選択し、メモ
リ１２，１３，１４に与える。メモリ１１は、常
に、アドレスポート０の書込み番地を受けてい
る。第２フエーズの書込みは、第１行に属する全
てのメモリを書き換えるので、４個の列が記憶し
ている書込み対象になつた番地のデータは、全
て、書き変る。

最後に、複合器１０と符号器１５を説明する。
説明を簡単にするため、データのビツト幅を３ビ
ツトとする。第１２図は複合器１０の実施例のブ
ロツク図である。１２００，１２０１，１２０２
は３ビツトの加算器である。列上の４個のメモリ
の出力は、各々、線１２１０，１２１１，１２１
２，１２１３を通り、加算器１２００，１２０１
で加算される。さらに、桁溢れを取り除いた加算
結果は３ビツト幅の線１２１４，１２１５を通
り、加算器１２０２で加算する。桁溢れを取り除
いた加算器１２０２の加算結果は、４個のメモリ
の加算結果を８で割つた値になつている。

第１３図は符号器１５の実施例のブロツク図で
ある。１３００，１３０１は３ビツトの加算器、
１３０２は３ビツトの減算黄である。列上の４個
メモリの内で符号器がコードの書込み行う行に属
するメモリを除く３個のメモリ出力を加算器１３
００，１３０１で加算する。符号器は書込データ
と加算器１３００，１３０１が加算した結果の差
を計算する。当然、この差を加算器１３００と１
３０１が使用したコードに加えてやると、書込デ
ータになる。したがつて、符号器はアクセスポー
トの書込データから加算器１３００と１３０１の
加算結果を減算器１３０２で引いて、桁下がりを
除いた値を書込コードとして出力する。

（発明の効果） 本発明のマルチポート・メモリは、格子状に配
置したアクセスポートの個数の二乗個のメモリを
使用し、アクセスサイクルを読み出しフエーズと
書込みフエーズに分け、読み出しフエーズでは各
アクセスポートが特定の列に属するメモリを使用
し、書込みフエーズでも同様に各アクセスポート
が特定の行に属するメモリを使用することを特徴
とする。この結果、アクセスするデータの総数が
アクセスポートと個数以下であれば、１アクセス
サイクルの中に、任意個数のデータの読み出しと
任意個数のデータの書込みを可能にしている。

【図面の簡単な説明】

第１図は、アクセスポートが４個の場合の本発
明のマルチポート・メモリの実施例のブロツク図
である。同図において１０，２０，３０，４０は
複合器、１１，１２，１３，１４，２１，２２，
２３，２４，３１，３２，３３，３４，４１，４
２，４３，４４はメモリ、１５，２５，３５，４
５は符号器、１７，１８，１９，２７，２８，２
９，３７，３８，３９，４７，４８，４９は選択
器である。第２図から第１１図は、本発明の動作
を説明するための図、第１２図は、複合器の実施
例のブロツク図、第１３図は、符号器の実施例の
ブロツク図である。

Claims (1)

【特許請求の範囲】
1. １ 複数の入出力共用アクセスポートを備え、前
   記アクセスポートの個数と同数の行と列からなる
   格子状に配列された前記アクセスポートの個数の
   二乗個のメモリと、１つの列上に配置された前記
   アクセスポートの個数と同数の前記メモリの出力
   を入力とし、データを復号化し前記アクセスポー
   トに出力する列毎に設けられた復号器と、任意の
   列上に配置された前記メモリの内でデータ書き込
   み対象となつていない前記メモリの出力と前記復
   号器に割り付けられた前記アクセスポートに送ら
   れて来た書き込みデータから任意の行上に配置さ
   れた前記アクセスポートの個数と同数の前記メモ
   リに書き込むデータを生成する行毎に設けられた
   符号器からなり、アクセスサイクルがデータ読み
   出しフエーズとデータ書き込みフエーズからな
   り、データ読み出しフエーズでは列毎にアドレス
   を与え、データ書き込みフエーズでは行毎にアド
   レスを与え、前記符号器が列上に配置された前記
   アクセスポートの個数と同数の前記メモリの中の
   任意の一つの前記メモリの内容を変化させること
   により全てのデータ値を設定するように符号化を
   行い、前記復号器に入力された列上に配置された
   前記アクセスポートの個数と同数の前記メモリの
   出力について、任意の一つの前記メモリの内容が
   変化すると、その変化により特定のデータ値を決
   定することにより、列上の前記アクセスポートの
   個数と同数の前記メモリの内の任意の一つの前記
   メモリの内容を変更しデータの書き込み操作を行
   うことを特徴とするマルチポートメモリ。