JPH0432550B2 - - Google Patents

Info

Publication number
JPH0432550B2
JPH0432550B2 JP2018712A JP1871290A JPH0432550B2 JP H0432550 B2 JPH0432550 B2 JP H0432550B2 JP 2018712 A JP2018712 A JP 2018712A JP 1871290 A JP1871290 A JP 1871290A JP H0432550 B2 JPH0432550 B2 JP H0432550B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion section
layer
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2018712A
Other languages
English (en)
Other versions
JPH02290072A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2018712A priority Critical patent/JPH02290072A/ja
Publication of JPH02290072A publication Critical patent/JPH02290072A/ja
Publication of JPH0432550B2 publication Critical patent/JPH0432550B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報処理装置の作製方法、殊に光電
変換部を具備する情報処理装置の作製方法に関す
る。
[従来の技術] 光電変換装置を具備する固体化された情報処理
装置は、テレビ撮像装置、フアクシミリやデジタ
ル複写機(DCと略記する)等用の入力装置、或
はその他の文字や画像等の読取り装置等に適用さ
れ得るものであつて、最近富に開発の進展が著し
い。
この様な情報処理装置は、光電変換機能を有す
る画素群と、該画素群から出力される電気信号を
順次時系列に配列された形で取り出す走査機能を
もつ回路とを包含するもので、フオトダイオード
MOS・FET(Field Effeet Transiston)(MOS
typeと略記する)を構成・要素として包含するも
の、或はCCD(Charge Coupled Device)や
BBD(Bucket Brigade Device)、即ち所謂CTD
(Charge Transfer Device)を構成・要素とし
て包含するもの等々各種の方式がある。
而乍らこれ等MOS typeにしろCTDにしろ、
Si単結晶(C−Siと略記する)ウエーハー基板を
使用する為に光電変換部の受光面の面積はC−Si
ウエーハー基板の大きさで限定されて仕舞う。即
ち、現時点に於いては、全基板に於ける均一性も
含めると精々数inch角程度の大きさのC−Siウエ
ーハー基板が製造され得るに過ぎない為に、この
様なC−Siウエーハー基板を使用するMOS
type、或はCTDをその構成・要素とする情報処
理装置に於いては、その受光面は、先のC−Siウ
エーハー基板の大きさを超え得るものではない。
従つて、受光面がこの様な限られた小面積であ
る光電変換部を有する情報処理装置では、例えば
DCの入力装置として適用する場合、縮小倍率の
大きい光学系を複写しようとする原稿と受光面と
の間に介在させ、該光学系を介して原稿の光学像
を受光面に結像させる必要がある。
この様な場合、以下に述べる様に解像度を高め
る上で技術的な限度がある。
即ち、光電変換部の解像度が、例えば10本/
mm、受光面積が10cm2であるとし、A4サイズの原
稿を複写しようとする場合、受光面に結像される
原稿の光学像は約1/60に縮小され、A4原稿に対
する前記光電変換部の実質的な解像度は約108
本/mmに低下して仕舞う。この様に実質的な解像
度は複写し様とする原稿のサイズが大きくなるに
従つて(受光面のサイズ)/(原稿のサイズ)の
割合で低下する。
従つて、この点を解決するには、この様な方式
に於いては、光電変換部の解像度を高める製造技
術が要求されるが、先の様な限られた小面積で要
求される解像度を得るには、集積密度を極めて高
くし且つ構成素子に欠陥がない様にして製造しな
ければならないが、斯かる製造技術にも自づと限
度がある。
他方、光電変換部を複数配置して、全受光面積
が複写し得る最大原稿サイズの面積と1:1なる
様にし、結線される原稿の光学像を光電変換部の
数に分割して実質的な解像度の低下を避け様とす
る方式が提案されている。
而乍ら、斯かる方式に於いても次に述べる様な
不都合さがある。即ち、光電変換部を複数配置す
ると必然的に各光電変換部間に受光面の存在しな
い境界領域が生じ、全体的に見る場合、受光面は
連続的でなくなつて仕舞い、原稿の結像される光
学像は分断され、且つ境界領域に相当する部分は
光電変換部に入力されず、複写されて来る画像は
格子状に白抜けしたり或は格子状に白抜けする部
分に相当する部分が除かれて結合された不完全な
ものとなる。又、複数の受光面に分割されて結像
された光学像は、各受光面に於いて各々光学的反
転像となつている為、全体像は原稿像の光学的反
転像とは異なつている。従つて、受光面に結像さ
れた光学像をそのまま再生したのでは元の原稿像
を再現することは出来ない。
この様に、従来の光電変換部を具備した情報処
理装置に於いては、その受光面積が小さい為に高
解像度で情報を再現するのは極めて困難である。
従つて、大面積の受光面を有し、且つ解像性に優
れた光電変換部を有する情報処理装置が望まれて
いる。殊にフアクシミリやDC入力装置、或はそ
の他の文字又は像読取装置に適用するものとして
は再生する原稿のサイズに相等しい、又は再生像
に要求される解像度を低下させる様に原稿サイズ
に対して極端に小さくはない受光面積を有する光
電変換部を具備した情報処理装置が不可欠であ
る。
[発明が解決しようとしている課題] ところが、作製した情報処理装置を駆動させて
みると、装置の出力や読取り精度に違いがある場
合があつた。
本発明者は上記問題点に鑑み検討を重ねた結
果、上記した特性のばらつきが、情報処理装置の
作製に係つていることを見出した。
すなわち、上記情報処理装置を作製するに当た
つて、光電変換部と時系列信号変換部との作製順
序によつて、得られる情報処理装置の特性にばら
つきが発生する場合があることを見出した。
本発明は、上記の諸点に鑑みて成されたもので
あつて、その目的は大面積の受光面を有し且つ高
解像度化、高感度化された光電変換部を具備し、
極めて軽量化された情報処理装置の作製方法を提
案することにある。
又、本発明は、極めて精度が高く、均一な特性
の情報処理装置の作製方法を提案することを目的
とする。
[課題点を解決するための手段] 本発明の情報処理装置の製造方法は、2つの電
極と該電極間に設けられたアモルフスアシリコン
から成る層を有する光電変換要素を備えた光電変
換素子を複数有し、前記アモルフアスシリコンか
ら成る層は前記光電変換要素毎に分離されてなる
光電変換部と該光電変換部から出力される信号を
並列的に入力し直列的に出力する薄膜シリコンか
ら成る層を有する時系列信号変換部とを同一基板
上に領域を分離して形成してなる情報処理装置の
作製方法であつて、前記基板上に前記時系列信号
変換部を形成した後に前記光電変換部を形成する
ことを特徴とする情報処理装置の作製方法を提案
するものである。
[実施例] 以下、本発明を図面に従つて詳細に説明する。
第1図は、本発明の情報処理装置の主構成部を
説明する為のブロツク図である。
1は二次元光電変換部であつて、m×n個の光
電変換要素群がm行n列で行列状に配列された構
成となつている。光電変換要素は、後で詳細にそ
の構造に就いて述べられるが、一行を構成するn
個の光電変換要素に共通な電極(X1,X2、…、
Xo-1,Xo)と一列を構成するm個の光電変換要
素に共通な電極(Y12,Y3、…、Yo-1,Yo)と
の間に光電変換層とを有する。
光電変換要素を構成する光電変換層は各要素毎
に独立して設けられても良いし、或は各要素毎に
分離せず連続的に設けても良いが、何れのタイプ
にするかは光電変換層を構成する材料に依存す
る。
例えば、光起電力タイプとする場合は要素毎に
分離して形成される方が好ましいし、光導電タイ
プの場合は分離しても連続的であつても差支えな
い。
二次元光電変換部の受光面への光信号の照射は
直接行つても良いし、或は適当な光学系を使用し
て受光面上に結像させる様にしても照射しても良
い。
2は二次元光電変換部1の行を構成するX電極
群の中の指定される電極を選択して出力される信
号を発生する行選択信号発生部であつて、カウン
タ3、スイツチ(SW)信号発生回路4、スイツ
チ(SW)回路5とを含んでいる。
SW信号発生回路4は、例えばシフトレジスタ
ー(SR)で構成されたリングカウンターで構成
される。
SW回路5はX電極の数、即ちm個のスインチ
ング機能を有する電子的又は機械的素子で構成さ
れ、SW信号発生回路4で次々に発生される信号
に従つて、スインチング動作を次々に行う機能を
有し、例えばX1電極が選択される場合には、X1
電極と接続されているスインチング素子が作動す
る様になつている。
6は時系列信号変換部であつて、二次元光電変
換部1に入力された光信号に応答して行毎に出力
される電気信号を並列的に入力し、転送信号7
(シフトパルス)の指令によつて直列的に信号8
として出力する機能を有するのである。即ち時系
列信号変換部6に転送信号7がn個入力されるこ
とによつて時系列信号変換部6に二次元光電変換
部6から並列に入力された信号が全部出力され
る。
一方、カウンター3には上記転送信号7に対応
してn個の信号が入力されると一個の信号が出力
され、次いで該信号がSW信号発生回路4に入力
されて、該回路4から二次元光電変換部1の行を
選択する信号が出力され、SW回路5を構成する
スインチング素子群の1つが動作される。
本発明に於ける一次元長尺光電変換部1は、時
系列信号変換部6と二分化されて、薄膜精密技術
で形成される為に、通常の所謂CCDホトセンサ
ーとは異なり大面積化し得るものであつて、例え
ばA3の原稿幅分程の大面積化とすることが可能
である。
従つて、縮小の為の光学系を使用せずとも密着
方式で直接原稿の読み取りが可能となり、コンパ
クト化、軽量化が計計れる。時系列信号変換部6
としては、二次元光電変換部1とは逆に所望され
る変換機能さえ有すれば、可能な限り小面積に形
成し得る。
又、二次元光電変換部1と時系列信号変換部6
とは同一基板上に設けられていて良いし、又別々
の基板上に設けられても良いが、結線の容易さの
為には同一基板上に設けられている方が良い。更
には二次元光電変換部1と時系列信号変換部6と
両方で薄膜で形成すれば同一平面上に平面的に一
体化して形成する事が出来、量産性の向上及び性
能の向上を計ることが出来る。
又は、二次元光電変換部1を同一基板の一方の
両側に、時系列信号変換部6を他方のの面側に設
けることも出来る。
本発明に於いては時系列信号変換部6として
は、例えばCCDレジスター(CCDR)、シフトレ
ジスター(SR)、スイツチングトランジスターア
レイ(STA)等の変換手段で構成される。
次に、第1図に示される二次元変換部1を構成
する光電変換要素に就いて説明する。
第2図乃至第6図は、二次元光電変換部1を構
成する光電変換要素の基本的な構成を説明する為
の模式的構成断面図である。
本発明に於ける二次元光電変換部1を構成する
光電変換要素としては (A) 光起電力タイプ (a) Pn結合型 (b) シヨツトキーバリアー型 (B) 光導電タイプ (c) ホトダイオード型 (d) monolayer型 (C) その他のタイプ (e) MOS(Metal−Oxide−Semiconductor)
型 が挙げられる。
これ等の中で本発明に於いて、殊に有効とされ
るのは、後述される有利性から(A)−(a)のタイプで
ある。
第2図は上記分類の(a)に就いての基本的構成を
示す模式的構成断面図である。
第2図に示される光電変換要素9は、行電極1
0と列電極12との間に光起電力層11が設けら
れている。
図に於いては、光起電力層11は行電極10側
にp型半導体層、列電極側にn型半導体層が設け
られてp−n junction(接合)が形成されたも
のであるが、勿論このp−nの積層順は図と逆で
あつても差支えない。又、層11中に形成される
p−n junctionは、homo−junctionであつて
もhetero−junctionであつても良い。
homo−juncyionを形成する材料としては、例
えばアモルフアスシリコン(A−Si)、アモルフ
アスゲルマニウム(A−Ge)等が挙げられ、こ
れ等の材料を使用して通常なされている寸法、例
えば真空蒸着法、グロー放電法、スパツターリン
グ法、イオンプレーテイング法等の所謂物理的堆
積法(PVD)によつて光起電力層22は形成さ
れる。
hetero−junctionを形成するには、矢張り上記
のhomo−junctionを形成する場合と同様の方法
が採用されて成されるが、形成された光起電力層
22が所望の特性を示す様にp型の材料とn型の
材料をを選択してやると良い。
p型の材料としては、例えば具体的にはCu2S,
Pb0,Sb2S3,ZncdTe,CdSeO3,A−Si等が挙
げられ、n型の材料としては、例えば具体的には
DdS,Pb0,Sb2S3,ZnSe,CdSe,In2O3,SnC2
等が挙げられる。
行電極10、列電極12は層11とオーミツク
コンタクト(Ohmic contact)する材料で形成さ
れる。その様な材料としては、層11を形成する
材料によつて各々異なるのであるが、例えばA−
Siで図示する如くのp−njunctionを形成する場
合には、p型A−Si層側の電極材料としてPt,
Ir,Au,Pd,Al,Mo多結晶Si(polySi)Nb,
Ta,V,Ti,Cr,ステンレス等が、n型A−Si
層側の電極材料としてAl,Mo,polySi、Nb,
Ta,V,Ti,Cr,ステンレス等が採用される。
又、図の様に行電極10側から光照射がされる
場合には、光照射側となるp型層はp−
njunction部に照射光が出来るだけ多く到達する
様に薄く形成すると良い。
逆に、基板13側から光照射される場合には、
同様の理由でn型層は薄く形成されると良い。こ
の場合、列電極12は勿論、照射光に対して透光
性とされる必要がある。
光電変換要素を光起電力タイプとする場合、上
記の様にp−n junctionを形成するタイプの
他、行電極10又は列電極12と層11との間に
シヨツトキーバリアー(Sohottkybmrrier)を形
成したタイプのものも採用される{分類(A)−(b)}。
この場合、行電極10又は列電極12は層11と
シヨツトキーバリアーを形成する材料で形成され
る。すなわち層11をn型A−Siで構成すると、
例えばPt,Ir,Au,Pd等が具体的に挙げられる。
第3図に示される光電変換要素14は光導電タ
イプものであつて、基板18上に列電極17、該
電極17上に光導電性示す光導変換層16、該層
16上に行電極15が設けられた構造を有してい
る。
光導電性を示す光電変換層16は、通常知られ
ている光導電材料の多くのもので形成され得る
が、薄膜技術が適用され得る材料から選択される
必要がある。そ様な材料としては、例えばA−
Si,A−Ge,CdS,Se,Se化合物等が挙げられ
る。
電極15及び電極17は、層16とオーミツク
コンタクトをする様な材料で形成される。その様
な材料としては、例えば層16をp型A−Siで形
成した場合には、例えばPt,Ir,Au,Pd,Al,
Mo,PolySi,Nb,Ta,V,Ti,Cr、ステンレ
ス等が挙げられ、n型A−Siで形成した場合に
は、例えばAl,Mo,PolySi,Nb,Ta,V,
Ti,Cr、ステンレス等が挙げられる。
層16は、上記した様にp型又はn型を示す光
導電材料で形成されるが、この他p型とn型を積
層した構成とされても良い。(分類(B)−(C)) 又、電極15は該電極15側から光照射される
場合には該電極15による光吸収を出来るだけ避
ける意味で、例えば層16の両端に分離し、中央
付近には照射光が直接層16に入射される様に工
夫すると良い。
第4図は、前記分類の(e)に就いての基本的構成
を示す模式的構成断面図である。
第6図に示される光電変換要素は、所謂MOS
感光素子構造をしている。光電変換要素19は、
例えば図示されている様に電極20側がn型であ
る場合には、光21が入射される部分及びドレイ
ン電極22(列電極)の付設されている部分は
P+型にされ、絶縁層23を介してゲート電極2
4(行電極)の付設されている部分はn型に形成
される。この様なMOS感光素子構造の光電変換
要素19を形成する材料としては、例えばSi等が
ある。図に於いては、電極20側がn型に就いて
示されているが、電極20側がp型の場合は、図
に於いてP+のところがn+となる様に形成される。
第5図は、第1図で示される情報処理装置の主
説明部の中、二次元光電変換部1と時系列信号変
換部6との構造の一部分を示した模式的構造断面
斜視図である。第5図に於いては、時系列信号変
換部6が、CCDRで構成された場合が示される。
時系列信号変換部6を構成するCCDRは例えばp
型シリコン層25上の一部にSiO2から成る絶縁
層26を形成し、該層26上に、分離されて独立
的に設けられたn個の転送電極27が設けられて
おり、又一方、図に明示されている様にP型シリ
コン層25中にn+型シリコン層28が形成され、
該層28上には、二次元光電変換部1を構成する
光電変換要素29毎に設けられた列電極(Y1
Yi、Yj…Yn)毎に対応する電極30がn個設け
られている。n個の電極30とn個の列電極
(Y1…Yi、Yj…Yn)とは図に示す様に導電線3
1を通じて1対1に電位的に結線されている。光
電変換素子29は、列電極(Y1…Yi、Yj…Yn)
と行電極(X1…Xk,Xl…Xm)との間に光電変
換層32が設けられた構成とされ、光電変換層3
2は例えばp−n junction接合が形成された光
起電力層とされる。この場合、行電極(X1
Xk,Xl…Xm)は、光電変換層32の表面全域
に設けられてある必要はなく、例えば図示されて
いる如く、光電変換層32の表面の一部分に設け
てあれば良い。従つて、行電極(X1…Xk,Xl…
Xm)から光照射がされる様な場合には、行電極
(X1…Xk,Xl…Xm)による照射光の吸収ロスを
考慮する必要がなくなり、更には、行電極(X1
…Xk,Xl…Xm)として、照射光透過性の材料
で形成することは必ずしも要しないという利点が
ある。
上記の様に、光電変換層32を光起電力を示す
層とする場合には、各層間に、電気的絶縁層部3
3を設けて各光電変換層32を電気的に絶縁して
やる必要がある。
第6図も第5図と同様、第1図で示される情報
処理装置の主構成部中、二次元光電変換部1と時
系列信号変換部6との構造の一部分を示した模式
的構造断面斜視図であるが、第5図の場合と本質
的に異なるものではない。第6図に於いて、第5
図と異なる点は、第5図の場合は時系列信号変換
部6としてCCDRで構成し、該CCDRは、蓄積部
と転送部とを一体的に形成したものであるのに対
して、第6図に示されるCCDRは、蓄積部と転送
部とを分化して設けられており、各転送電極27
と1:1に対応して蓄積電極34が設けられてい
る点だけである。その他の構造及び機能は全く第
5図と同様である。
本発明の情報処理装置をカラー情報も処理し得
る様にするには、通常画像処理分野で採用されて
いる有効な方法、例えば、光電変換部の受光面上
にB,G,R3つのフイルター膜を各々別々にモ
ザイク状に直接設ける方法、他の基板上に、B,
G,Rの3つのフイルター膜を各々別々にモザイ
ク状に形成したものを、受光面上に接着剤等を使
用して設ける方法、B,G,Rの3枚のフイルタ
ーを使用し、光照射するのをフイルターを代え乍
ら、3回行なう方法等を採用することが出来る。
次に、光電変換部及び時系列信号変換部として
のCCDRの製造手順に就いて、実施例を上げて詳
述する。本発明では、光電変換部を作製した後
に、時系列信号変換部を作製するための工程の影
響を光電変換部に与えることなく情報処理装置を
作製する。
具体的には、光電変換部作製後に時系列信号変
換部を作製することによつて、光電変換部に保護
層等を設けたとしても、時系列信号変換部作製に
伴う各工程の影響(例えば、熱処理、エツチン
グ)が及び、又光電変換部保護のため不要な工程
を必要とするが、これら工程の影響により高精細
でより高性能な光電変換部を状態するためには好
ましいものではない。
本発明では、その問題を解決し、所望の特性を
有する光電変換部を備えた情報処理装置を作製す
るための方法を提案するものである。
以下、本発明の光電変換部の製造方法の一例に
ついて説明する。
〔光電変換部の製造〕
210mm×300mmの厚さ2mmのガラス基板を、中性
洗剤にて洗浄後、超音波洗浄、流水によるすす
ぎ、純水洗浄、エチルアルコールと水酸化カリウ
ムによる洗浄、純水洗浄、超音波洗浄の工程で、
十分洗浄を行なつて乾燥した。この基板上に真空
蒸着法により5×10-6torrの真空度でAlを膜厚1μ
mの厚さに蒸着した。Al蒸着後、真空槽内に
SiH4,pH3ガスを導入して真空槽内の圧力を
1torrに保ち、次いで、蒸着槽外に巻かれた誘導
コイルに13.56MHzの高周波電力を供給してグロ
ー放電を、蒸着槽内に起し、Al蒸着膜上にn型
アモルフアスシリコン膜を1μmの厚さに蒸着し
た。更にpH3のガス導入を止めてB2H6ガスを真
空槽内に導入し、SiH4,B2H6ガス雰囲気中で、
引続きp型アモルフアスシリコン膜を0.3μm厚さ
に蒸着した。尚グロー放電蒸着中は、基板の温度
を300℃に保つた。
以上のようにAl蒸着膜、n型アモルフアスシ
リコン膜、p型アモルフアスシリコン膜が形成さ
れた基板を、真空を破つて真空槽内に取り出し、
ホトレジストOMR−83(商品名;東京応化製)
の塗布、画素パターンを介して水銀灯により露
光、現像の工程により、ホトレジストの画素パタ
ーンをp型アモルフアスシリコン膜上に形成し
た。
次にエツチング液(cp−4)により、ホトレ
ジストが塗布されていない部位をエツチングし
て、P型、N型アモルフアスシリコン膜、Al膜
を基板上から画素パターン通りに除去した。
エツチング後十分に乾燥した後、スパツタリン
グ蒸着によりSiO2膜を3μm厚さに蒸着して、ホ
トレジ膜上並びに各画素間のエツチング部に
SiO2膜を堆積させた。
SiO2蒸着後、再び真空を破つて真空槽外に基
板を取り出してホトレジストをはくり液にて除去
した。SiO2膜は各画素間のみに絶縁部材として
残余している。
再び真空蒸着法により基板上に最初に蒸着され
たAl電極(X電極)と、n型、p型アモルフア
スシリコン膜を介して交叉する形でAlを膜厚1μ
mの厚さに蒸着する(Y電極)。この蒸着膜の巾
は、Y電極の巾に比較して著しく小でよい。以上
の製造工程のフローチヤートを第7図に示す。
次ぎに、CCDレジスター部の製造の参考例を
説明する。
〔CCDレジスター部の製造〕
先ず、p型シリコンウエーハー基板上に5000Å
程度の膜厚のSiO2層を加熱により基板上に熱成
長させた。次に写真製版技術により、複数個のソ
ース、1個のドレイン部を形成すべき基板部分の
酸化層を除去した、次に燐を熱拡散により基板に
拡散させた。
次にSiO2膜をエツチングにより全て除去した。
そして再び基板上に加熱により2000Åの膜厚の
SiO2層を熱成長させ、ゲート酸化膜を形成した。
次に真空蒸着法、写真製版技術、熱酸化により
Alのゲート電極を形成した。このCCDレジスタ
ーの残りの工程、すなわちコンタクト部の穴あ
け、Al配線、熱処理は通常の方法で形成され、
複数個のソース部、1個のドレイン部、転送部を
有するCCDレジスターを形成した。以上の製造
工程のフローチヤートを第8図に示す。
参考例 1 以上の様にして、光電変換部と時系列信号変換
部(ここではCCDR)とを形成した後、光電変換
部のX電極(行電極)行選択信号発生部の各端子
に接続し各Y電極(列電極)をCCDR部の各ソー
ス部と1対1にしてリード結線した。
すなわち、基板上に前記時系列信号変換部を形
成した後に前記光電変換部と前記時系列信号変換
部とを結線した。
これを、第9図に模式的に示す様な配置関係に
なる様にして、出力系としてインクジエツト方式
を採用しているDCの入力装置として本体に組み
込んで、A4原稿の複写を行なつたところ極めて
鮮明で解像度の高い高品質の被写画像が得られ
た。
第9図に於いて、34は原稿で、35は光電変
換部の受光面であり、原稿34と受光面71との
間には、結像用の光学系36が所定位置に配置さ
れる。37は原稿面を照射する為の光源である。
光学系36は、受光面35に原稿像が結像される
様に移動可能な状態が設けられる。
照明系については、一般に投影レンズに
Vignettingがなくても、画角θに対してcos4θ側
に従つて、周辺の像面照度を低下するからであ
る。受光面上での像面照度を均一にするため、原
稿面34周辺での照度を原稿面中心のそれに対し
高くするようなものにする。これを補正する一つ
の方法として、第9図に示すように、原稿面34
の周辺に沿つて照明用光源37をを配置すると良
い。
実施例 1 次に、本発明の実施例として、CCDレジスタ
ー部と光電変換部とをそれぞれ薄膜の半導体層を
用いて同一の基板上に形成した例を詳述する。も
ちろん本実施例においても、時系列信号変換部で
あるCCDレジスター部を先に作製した後に、光
電変換部を基板上に作成している。
〔CCDレジスター部の製造〕
300mm×300mmの厚さ2mmのガラス基板を、中性
洗剤にて洗浄後、超音波洗浄、流水によるすす
ぎ、純水洗浄、エチルアルコールと水酸化カリウ
ムによる洗浄、純水洗浄、超音波洗浄の工程で、
十分洗浄を行なつて乾燥した。この様な処理を行
なつた前記基板に一辺片側300mm×50mmの領域を
アピエゾワツクスで被覆した。この基板上の被覆
されてない部分に抵抗加熱方式真空蒸着法によ
り、5×10-6torrの真空度でAlを膜厚1μmの厚さ
に蒸着した。Al蒸着後真空槽内SiH41B2H6ガス
を導入して真空槽内の圧力を1torrに保ち、次い
で蒸着槽外に巻かれた誘導コイル13.56MHzの高
周波電力を供給してグロー放電を蒸着槽内に起し
Al蒸着膜上p型アモルフアスシリコン膜を10μm
の厚さに蒸着した。尚グロー放電蒸着中は、基板
に温度を300℃に保つた。
以上のようにAl、アモルフアスシリコン膜が
形成された基板を真空を破つて別のスパツタリン
グ蒸着装置にセツトし、SiO2膜を1μmの厚さに
蒸着した。
SiO2膜を蒸着後、真空を破つて真空槽外に基
板を取り出して、次に写真製版技術により複数個
のソース、1個のドレイン部を形成すべき部分の
SiO2層を除去した。
次に燐を、イオンインプランテーシヨン法によ
りp型アモルフアスシリコン膜に注入し、n型シ
リコン部を形成した。
次にSiO2膜を、エツチングにより全て除去し
た。そして再び、この基板をスパツタリング蒸着
槽内にセツトしてSiO2膜を2000Åの厚さに蒸着
した。
次に抵抗加熱方式真空蒸着法、写真製版技術、
スパツタリング蒸着法により、Alのゲート電極
を形成した。このように形成された薄膜シリコン
CCDレジスターの残りの工程すなわちコンタク
ト部の穴あけは通常の工程で行ない、複数個のソ
ース部、転送ゲート部、1個のドレイン部を有す
る薄膜CCDレジスターを形成した。
次に加熱して、アピエゾワツクスの保護被膜を
融解し、メチルエチルケトンを用いて、基板より
完全に除去し、更にエチルアルコールを用いて基
板面を洗浄した。
その後、CCDレジスター部の形成された部分
をアピエゾワツクスで完全に被覆した(保護膜形
式)。
続いて、上述に示したとおりの手順で光電変換
部を形成した。この様にして、光電変換部と
CCDレジスター部の形成されたものは、前記と
同様の手法によつて、アピエゾワツクス保護被膜
が完全に除去された。
その後、マスキング法により、CCDレジスタ
ー部と光電変換部の所定の結線を真空蒸着によつ
て行なつた。
以上の製造工程のフローチヤートを第10図に
示す。
この様にして製造されたものを、参考例1と同
様に第9図に模式的に示す様な配置関係になるよ
うにして、出力系としてインクジエツト方式を採
用しているDCの入力装置として本体に組み込み、
複写作業を行なつたところ極めて鮮明で、原稿に
忠実な複写画像が得られた。
[効果] 上記したように、本発明によれば、大面積の受
光面を有し且つ高解像度化、高感度化された光電
変換部を具備し、極めて軽量化された情報処理装
置の作製方法を提案することができる。
又、本発明によれば、極めて精度が高い読取り
が可能で、均一な特性の情報処理装置の作製方法
を提案することができる。
本発明によれば、時系列変換部を作製した後
に、光電変換部をを作製しているので、光電変換
部は所望の特性のものが設計通り得ることがで
き、極めて優れた情報処理装置が提供できる。
加えて、光電変換部作製後に施される不要な熱
処理やその他の処理が最小限で済むため、光電変
換部のばらつきも生ずることなく、又、1つの光
電変換部内においても均一の特性を有する情報処
理装置が提供できる。
【図面の簡単な説明】
第1図は本発明の情報処理装置の主構成部を説
明するためのブロツク図、第2図乃至第4図は本
発明の構成要素となる光電変換要素の好適な実施
態様に就いての構成を各々示した模式的構成断面
図、第5図及び第6図は二次元光電変換部1と時
系列信号変換部6との構造の一部分を示した模式
的構造断面斜視図、第7図及び第8図は各々本発
明に係る光電変換部、時系列信号変換部を形成す
る工程を説明する為のフローチヤート、第9図は
本発明の情報処理装置をデジタルコピアに実際に
組込んだ場合の模式的配置図、第10図は参考例
1に示された光電変換部と時系列変換部を同一基
板に薄膜技術で形成する工程を説明するフローチ
ヤートである。 1…光電変換部、2…行選択信号発生部、6…
時系列信号変換部、7…転送信号、9,14,1
9…光電変換要素。

Claims (1)

    【特許請求の範囲】
  1. 1 2つの電極と該電極間に設けられたアモルフ
    アスシリコンから成る層を有する光電変換要素を
    備えた光電変換素子を複数有し、前記アモルフア
    スシリコンから成る層は前記光電変換要素毎に分
    離されてなる光電変換部と該光電変換部から出力
    される信号を並列的に入力し直列的に出力する薄
    膜シリコンから成る層を有する時系列信号変換部
    とを同一基板上に領域を分離して形成してなる情
    報処理装置の作製方法であつて、前記基板上に前
    記時系列信号変換部を形成した後に前記光電変換
    部を形成することを特徴とする情報処理装置の作
    製方法。
JP2018712A 1990-01-29 1990-01-29 情報処理装置の作製方法 Granted JPH02290072A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018712A JPH02290072A (ja) 1990-01-29 1990-01-29 情報処理装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018712A JPH02290072A (ja) 1990-01-29 1990-01-29 情報処理装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62083279A Division JPS62271463A (ja) 1987-04-03 1987-04-03 電荷結合半導体装置

Publications (2)

Publication Number Publication Date
JPH02290072A JPH02290072A (ja) 1990-11-29
JPH0432550B2 true JPH0432550B2 (ja) 1992-05-29

Family

ID=11979267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018712A Granted JPH02290072A (ja) 1990-01-29 1990-01-29 情報処理装置の作製方法

Country Status (1)

Country Link
JP (1) JPH02290072A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5293285A (en) * 1976-02-02 1977-08-05 Hitachi Ltd Structure for semiconductor device

Also Published As

Publication number Publication date
JPH02290072A (ja) 1990-11-29

Similar Documents

Publication Publication Date Title
JPS6366117B2 (ja)
US4862237A (en) Solid state image sensor
EP0265058A2 (en) Electronic camera
US4517733A (en) Process for fabricating thin film image pick-up element
JPH05502783A (ja) 光電変換素子上における静電荷制御用被覆層
JPS60161664A (ja) 密着型二次元画像読取装置
WO2013078941A1 (zh) 传感器的制作方法
US4376888A (en) Photoelectric conversion type information processing device
JPH0120592B2 (ja)
JP2000156522A (ja) 光電変換装置
JPS6154756A (ja) 密着型イメ−ジセンサ
JPH0432550B2 (ja)
US4364973A (en) Method for fabricating a solid-state imaging device using photoconductive film
JPS6223944B2 (ja)
JPS6140143B2 (ja)
JPS62271463A (ja) 電荷結合半導体装置
JPH03295275A (ja) 薄膜スイッチング素子アレイ
JPS6062155A (ja) イメ−ジセンサ
WO1990001805A1 (en) Lens arrays for light sensitive devices
JPS6258551B2 (ja)
EP0256053A1 (fr) Matrice de transistors en couches minces interconnectes et son procede de fabrication.
JP3146509B2 (ja) 2次元密着型イメージセンサ
JP2984310B2 (ja) 薄膜半導体装置の製造方法
JPH06260626A (ja) 画像読み取り装置
JPH022302B2 (ja)