JPH0432557B2 - - Google Patents

Info

Publication number
JPH0432557B2
JPH0432557B2 JP1323019A JP32301989A JPH0432557B2 JP H0432557 B2 JPH0432557 B2 JP H0432557B2 JP 1323019 A JP1323019 A JP 1323019A JP 32301989 A JP32301989 A JP 32301989A JP H0432557 B2 JPH0432557 B2 JP H0432557B2
Authority
JP
Japan
Prior art keywords
etching
pattern
substrate
glaze layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1323019A
Other languages
English (en)
Other versions
JPH02216890A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8757484A external-priority patent/JPS60231386A/ja
Application filed filed Critical
Priority to JP32301989A priority Critical patent/JPH02216890A/ja
Publication of JPH02216890A publication Critical patent/JPH02216890A/ja
Publication of JPH0432557B2 publication Critical patent/JPH0432557B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はパターン形成方法に関する。
(従来の技術) たとえばAl配線パターンをエツチングにより
形成することはよく知られている。これはセラミ
ツク製の基板の表面にAlを蒸着又はスパツタに
より薄膜に形成し、これをフオトエツチング処理
によつて、所望のパターンどおりとする方法であ
る。
(発明が解決しようとする問題点) ところで、一般に基板の表面のパターンをエツ
チングによつて形成しようとするとき、その端部
のパターンを他の部分のパターンと同時にエツチ
ングによつて形成する場合、端部のパターンは、
中央部のパターンよりもエツチンググレートが大
きい。
その原因として、蒸着又はスパツタにより薄膜
を形成する場合、基板の端部より中央部の方がよ
り厚く成膜される傾向にあること、及び複数の基
板を互いに接近させて配置してエツチングする場
合、基板の中央部はその端部に比較してエツチン
グ液の当接量が少ないことが考えられる。
そのため基板上の中央部のパターンが形成され
るようにエツチング条件を定めたとすると、端部
のパターンが必要以上にエツチングされてしま
い、場合によつてはそのパターンが切断してしま
うことがある。
特に端部に中央部のパターンよりも密のパター
ンを形成しようとするときは、その端部における
パターンの切断は顕著に発生する。
この発明は、基板の表面の端部と、端部以外の
他の部分とにパターンを同時にエツチングによつ
て形成する場合でも、端部と他の部分とにおける
両パターンの形成を確実にすることを目的とす
る。
(問題点を解決するための手段) この発明は、基板の表面の端部にグレーズ層を
設け、このグレーズ層の表面とグレーズ層以外の
基板のセラミツク部分に、同時にパターンをエツ
チングによつて形成することを特徴とする。
(作用) 同じエツチング条件でも、セラミツク製の基板
の表面のAlをエツチングするときと、その基板
上のグレーズ層の表面のAlをエツチングすると
きとでは、エツチンググレートが異なる。
これを具体例をあげて説明すると、厚さ1〜
2μmのAlについては、セラミツク製の基板の表
面におけるエツチングレートは、グレーズ層の表
面におけるそれよりも、約20%大きくなる。
第1図はAlのエツチング速度特性図を示し、
厚さ2μmのAlを、リン酸系エツチング液(液温
40℃)でエツチングしたときの、エツチング時間
に対するエツチングされたAlの厚さを示したも
のである。
これからも、セラミツク基板上のAlがグレー
ズ層上のそれよりも、多くエツチングされている
ことが理解される。これはセラミツク基板上の
Alの表面が凹凸で、エツチング液との当接面積
が大きいので、エツチングが速くすすむことに起
因するものと考えられる。
一方セラミツク基板上のパターンが同じであつ
ても、基板の端部よりも中央部分に向かう程、エ
ツチング時間は増大することは前述した。第2図
はAl配線について端部からの距離に対するエツ
チング時間を示す特性図である。
エツチング液は前述したものと同じものを使用
した。同じ幅のAl部分をエツチングするのに、
端部側では中央部分よりもエツチング時間は、約
20%短くなることが同図から理解される。
したがつて粗密のパターンが混じり合う場合、
表面の端部に、エツチングレートの小さいグレー
ズ層を設け、その表面で密のパターンをエツチン
グすれば、密のパターンのエツチングされるAl
の量は抑制され、基板の表面の他の部分における
粗のパターンとともに、同時に最適にエツチング
できるようになる。
(実施例) 第3図はこの発明の実施例方法を示すもので、
セラミツク、たとえばアルミナセラツミツク製の
基板1の表面にAl配線パターンをエツチングで
形成するのに、パターン間隔が微細な(密の)配
線部2を形成するとき、その配線部2は、基板1
上の端部に予め形成したグレーズ層3の表面に形
成する。
具体的には、密の配線部2の形成予定位置であ
る端部に、予めグレーズ層3を形成しておき、つ
いで基板1の表面(グレーズ層3の表面も含む。)
にAlの薄膜を形成してから、フオトエツチング
により配線部2を、パターン間隔が粗の配線部4
と同時に形成すればよい。
配線部2におけるエツチング量は、配線部4の
それより少ないので、配線部2が所定の線幅にエ
ツチングされる頃には、配線部4も所定の線幅に
エツチングされるようになり、したがつて両配線
部2,4は最適にエツチングされることになる。
なおここに使用できるグレーズ層としては、そ
の組成が、SiO2,MgO2,Zr2O3系のものが好適
である。また以上の説明はパターンの形成対象と
してAlの場合について説明したが、Cu,Auなど
についても同様の効果が得られることが確認され
ている。
(発明の効果) 以上詳述したようにこの発明によれば、基板表
面にパターンをエツチングによつて形成する場
合、基板表面の端部にグレーズ層を設け、その表
面及びグレーズ層以外の表面のパターンを、同時
にエツチングによつて形成するようにしたので、
基板表面のすべてのパターンを同時にかつ最適に
エツチングできる効果を奏する。
【図面の簡単な説明】
第1図、第2図はエツチング速度を示す特性
図、第3図はこの発明の実施例方法を説明するた
めの基板の平面図である。 1……基板、2……パターン間隔が微細な配線
部、3……グレーズ層、4……パターン間隔が粗
い配線部。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツク製の基板の表面にパターンをエツ
    チングによつて形成する方法において、 前記基板の表面の端部にグレーズ層を設け、前
    記グレーズ層の表面と前記グレーズ層以外の表面
    とに、パターンを同時にエツチングによつて形成
    することを特徴とするパターン形成方法。
JP32301989A 1984-04-28 1989-12-13 パターン形成方法 Granted JPH02216890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32301989A JPH02216890A (ja) 1984-04-28 1989-12-13 パターン形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8757484A JPS60231386A (ja) 1984-04-28 1984-04-28 パタ−ン形成方法
JP32301989A JPH02216890A (ja) 1984-04-28 1989-12-13 パターン形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8757484A Division JPS60231386A (ja) 1984-04-28 1984-04-28 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPH02216890A JPH02216890A (ja) 1990-08-29
JPH0432557B2 true JPH0432557B2 (ja) 1992-05-29

Family

ID=26428828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32301989A Granted JPH02216890A (ja) 1984-04-28 1989-12-13 パターン形成方法

Country Status (1)

Country Link
JP (1) JPH02216890A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231386A (ja) * 1984-04-28 1985-11-16 ロ−ム株式会社 パタ−ン形成方法

Also Published As

Publication number Publication date
JPH02216890A (ja) 1990-08-29

Similar Documents

Publication Publication Date Title
WO2000014797A3 (en) Isolation region forming methods
EP1531651A2 (en) Heating device
US4007352A (en) Thin film thermal print head
JPH0231872B2 (ja)
JPH02216890A (ja) パターン形成方法
JPH0336302B2 (ja)
JPS5820157B2 (ja) 回路板の形成方法
JPS54161285A (en) Manufacture of semiconductor device
JP2564284B2 (ja) 薄膜コイルの製造方法
JPS5877016A (ja) 薄膜磁気ヘツドの製造方法
JPH0447886B2 (ja)
JPS61130061A (ja) サ−マルヘツドの製造方法
JPH04307958A (ja) 半導体集積回路装置の製造方法
KR920006202B1 (ko) Hall소자의 전극패드 제조방법
JPS63133647A (ja) 半導体装置の製造方法
JPH07176412A (ja) 角形チップ抵抗器の製造方法
JPS5817689A (ja) ジヨセフソン回路の製造方法
JPS6064435A (ja) 半導体装置の製造方法
JPH023926A (ja) 配線の形成方法
JPS60198745A (ja) 半導体集積回路装置
JPS6149437A (ja) 半導体装置
JPS6260231A (ja) 半導体装置の製造方法
JPS5637817A (en) Thin-film magnetic head and its manufacture
JPS6198556A (ja) マルチノズルの製法
JPS6439040A (en) Formation of contact hole

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term