JPH0432972A - 回路シミュレーション装置 - Google Patents

回路シミュレーション装置

Info

Publication number
JPH0432972A
JPH0432972A JP2133008A JP13300890A JPH0432972A JP H0432972 A JPH0432972 A JP H0432972A JP 2133008 A JP2133008 A JP 2133008A JP 13300890 A JP13300890 A JP 13300890A JP H0432972 A JPH0432972 A JP H0432972A
Authority
JP
Japan
Prior art keywords
circuit
pattern
resistance
electric circuit
circuit simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2133008A
Other languages
English (en)
Inventor
Shigeaki Fujita
藤田 維明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2133008A priority Critical patent/JPH0432972A/ja
Publication of JPH0432972A publication Critical patent/JPH0432972A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体基板上に転写パターンにより形成され
る半導体装置の回路シミュレーション装置に関するもの
である0 〔従来の技術〕 従来の回路シミュレーション装置としては電気回路を入
力し、またパターンに起因する寄生容量や抵抗は手計算
で算出してから入力し、計算を実行するというものであ
った0第6図は従来の回路シミュレーション装置の構成
を示すブロック図で回路シミュレーション装置は作成さ
れる電気回路の入力やパターンに起因する寄生容量や抵
抗及びシミュレーションの実行に必要なトランジスタモ
デルと呼ばれるデータ類を装置に入力するための入力装
置(1)、電気回路とトランジスタモデル等より電気回
路動作を計算するソフトウェア(2)、このソフトウェ
ア(2)に従ってシミュレーション計算を実行する計算
機(3)及び結果を表示する表示装置(4)とからなっ
ている0 次に動作について説明する0半導体装置などのt気固路
のシミュレーションは、その電気回路を各トランジスタ
に分解し、各トランジスタに加わる電圧又は電流条件の
もとての出力電圧又は電流をトランジスタモデルに従っ
て計算し、各トランジスタに加わる電圧又は電流条件を
変化させて計算した出力電圧又は電流の結果を、電気回
路の各トランジスタについて合成してその結果を得る0
第7図はこのシミュレーションプロセスのフローチャー
トを示す。
〔発明が解決しようとする課題〕
従来の回路シミュレーション装置は以上のように構成さ
れていたので、半導体装置の転写パターンに起因する寄
生容量や抵抗はパターンより人が手計算で算出して入力
することが必要で、正確罠総てを入力し尽くすことが不
可能であるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体装置の転写パターンに起因する寄生容
量や抵抗をパターンよシ自動的に算出し、正確な回路動
作確認のできる回路シミュレーション装置を得ることを
目的とする。
〔課題を解決するための手段〕
この発明に係る回路シミュレーション装置は、従来の回
路シミュレーション装置において入力していた電気回路
及び手計算で算出し入力していた寄生容量や抵抗を半導
体装置の転写パターンより自動的に算出するようにした
ものである。
〔作用〕
この発明におけるパターンより電気回路及び寄生容量や
抵抗を自動算出する装置は、パターンを入力するOAD
装置にパターンの重なりからトランジスタ・容量・抵抗
を計算する機能を付加することにより実施される。
〔実施例〕
以下、この発明の一実施例、を図について説明する。第
1図はこの発明の一実施例である回路シミュレーション
装置のブロック図で、図中符号(2)〜(4)は前記従
来のものと同一である。(5)は転写パターンを入力す
る0AI)装置、(6)は転写パターンより電気回路を
自動的に算出する装置である。新規に設けられたところ
は半導体装置の転写パターンを入力すべき0AI)装置
(5)と、その転写パターンよシミ気回路を読みと多寄
生容量や抵抗を自動的に算出する装置(6)である。
次に上記回路シミュレーション装置の動作について第2
図の7cX−チャートに基づいて説明する〇まず、半導
体装置の製造において必要なマスクの原画となる転写パ
ターンをOAD装置(5)に入力する。これは従来から
ある作業である。OAD装置(5)は転写パターンより
電気回路を読みとり、寄生容量や抵抗を自動的に算出す
る。電気回路の読み取りは例えは第3図のように、ポリ
シリコン(7)とN十拡散層(8)の重なりがあればN
型MOf9 )ランジスタに変換としていけば完了する
。寄生容量や抵抗の自動算出は、例えば第4図のよう例
アルミ(9)の線間容量の場合OA′D装置(5)に判
断できるのはアルミ(9)が平行に走っている長さだけ
なので、単位長さ当りのアルミ(9)の線間容量を前も
って自動算出装置に与えて置き、パターン入力時に計算
を行う。
以上の電気回路読み取り、寄生容置や抵抗の算出が終れ
は、これらを従来からある回路シミュレータ装置に送り
、計算を実行する。計算の内容及び表示は前記従来のも
のと同じである。
なお、上記実施例では転写パターンとして正常な場合、
つまり製造工程中のパターン形成時に、複数の独立した
パターンの相互関係が理想的に行なわれた場合について
説明したが、他の実施例としてこの相互関係を理想から
ずらすことによって、パターンずれをシミュレーション
上で起こサセ(第5図参照)、電気回路を読み取り、寄
生容量や抵抗を自動的に算出して回路シミュレータに送
り、計算を実行することも可能である。
さらにもう1つの他の実施例として、上記他の実施例の
パターンずれを口伝ずれまで拡大し、その場合パターン
ずれが半導体装置の部分部分によって異なるという特徴
を持つ回路シミュレーションを実行することも可能であ
る。
また、さらに他の実施例として、この半導体装置が形成
される半導体基板全体を考え、そこに上記の他の実施例
のパターンずれが発生したとしてその場合パターンずれ
が半導体基板上の各半導体装置かつその部分部分によっ
て異なるという特徴を持つ回路シミュレーションを実行
することも可能である。
さらにもう1つの他の実施例として、パターンずれを伴
った回路シミュレーションの結果に、シミュレーション
を実施した回路の各部分に対して、正常動作/異常動作
を判定するという処理を行い、これを上記の他の実施例
に適用して、パターンずれが起ったとき、半導体装置の
どの部分に誤創作が現れるか図式的に表示させることも
可能である0さらにもう1つの他の実施例として、上記
の他の実施例で行った回路の各部分に対する正常動作/
異常動作の判定を上記の他の5i!施例に適用してパタ
ーンずれが起ったとき、半導体基板上のどの半導体装置
のどの部分に誤動作が現rるか図式的に表示させること
も可能である。
〔発明の効果〕
以上のようにこの発明によれは、CAD装置を回路シミ
ュレーション装置の電気回路、寄生容量や抵抗の入力装
置として構成したので、正確な回路シ之ニレ−ジョンが
可能となり、また回路シミュレーション装置に電気回路
、寄生容量や抵抗を入力する作業が不要になるなどの効
果かある0さらにこの発明のOAD装宜にパターンずれ
を可能としたので、パターンずれに対する半導体装置の
特性変動を知ることが可能となる効果がある0さらにO
AD装置に半導体装置の各部分で異なるパターンずれを
可能としたので、結局任意の/<ターンずれに対する半
導体装置の特性変動を知ることが可能となる効果がある
。
さらにOAD装置に半導体装置が形成される半導体基板
の各部分で異なるノ(ターンずれを可能としたので、半
導体基板全体での半導体装置の特性変動を知ることが可
能となる効果がある0さらに回路シミュレーション装置
に半導体装置上の誤動作状況を図式的に表示することを
可能としたので、パターンずれと実際に発生した単体不
良との対応がつけ易くなるという効果がある。
さらに回路シミュレーション装置に半導体基板上の全半
導体装置の誤動作状況を図式的に表示することを可能と
したので、)(ターンずれと実際に発生した基板不良と
の対応がつけ易くなるという効果がある0
【図面の簡単な説明】
第1図はこの発明の一突施例である回路シミュレーショ
ン装置を示すブロック図、第2図は第1図の回路シミュ
レーション装置のフローチャート図、第3図、第4図は
第1図の回路シミュレーション装置によるパターンから
電気回路へ変換を示す説明図、第5図はこの発明の他の
実施例を示す正常トランジスタとパターンずれトランジ
スタの比較を示す説明図、第6図は従来の回路シミュレ
ーション装置を示すブロック図、第7図は従来の回路シ
ミュレーション装置の70−チヤートテする0 図において、(2)はソフトウェア、(3)は計算機、
(4)は表示装置、(5)はOAD装置、(6)は自動
算出装置、(7)はポリシリコン十N+  (8)はN
 拡散層、(9)はアルミを示す0 なお、図中、同一符号は同一 または相当部分を示す。 第1図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に転写する半導体装置のパターンから電気回
    路とそのパターンに起因する寄生容量や抵抗を算出し、
    動作特性を計算するようにしたことを特徴とする回路シ
    ミュレーション装置。
JP2133008A 1990-05-23 1990-05-23 回路シミュレーション装置 Pending JPH0432972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2133008A JPH0432972A (ja) 1990-05-23 1990-05-23 回路シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2133008A JPH0432972A (ja) 1990-05-23 1990-05-23 回路シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH0432972A true JPH0432972A (ja) 1992-02-04

Family

ID=15094630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2133008A Pending JPH0432972A (ja) 1990-05-23 1990-05-23 回路シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH0432972A (ja)

Similar Documents

Publication Publication Date Title
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
JPH04211154A (ja) 半導体集積回路のレイアウト方法
JP2865134B2 (ja) シミュレーション方法及び装置
TW202107329A (zh) 插入虛擬邊界單元至積體電路的方法
KR970063709A (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
JP3102365B2 (ja) 配置配線方法
JPH11312738A (ja) 半導体集積回路の自動配線レイアウト方法
CN116956810B (zh) 布线方法及装置、计算装置和存储介质
JP2535411B2 (ja) 図形処理方法
JP3964483B2 (ja) 集積回路の論理シミュレーション方法
JP3117908B2 (ja) ガードリング設計装置
JPS63231677A (ja) 論理回路図復元方法
JP2715931B2 (ja) 半導体集積回路設計支援方法
JP2002366601A (ja) 電子回路解析装置
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JPH11272725A (ja) ライブラリ生成方法およびシミュレーション方法
JPH04218944A (ja) 集積回路マスクのレイアウト方法および装置
JP2002288246A (ja) 制御システムの設計支援方法及び装置
JPH0816649A (ja) 半導体集積回路のレイアウト方法
JP2012109375A (ja) 露光装置
JP2003188074A (ja) ウエハパターン転写形状のcad管理装置
JP3522397B2 (ja) 自動設計システム
CN119514468A (zh) 芯片视图生成方法、装置、设备和介质
JPH02183554A (ja) Icパターン設計装置
JPH0749896A (ja) 自動配置配線方法および自動配置配線装置