JPH04331528A - 固定長データ転送用バッファの誤動作検出方式および復旧方式 - Google Patents
固定長データ転送用バッファの誤動作検出方式および復旧方式Info
- Publication number
- JPH04331528A JPH04331528A JP3101402A JP10140291A JPH04331528A JP H04331528 A JPH04331528 A JP H04331528A JP 3101402 A JP3101402 A JP 3101402A JP 10140291 A JP10140291 A JP 10140291A JP H04331528 A JPH04331528 A JP H04331528A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- cell
- data
- malfunction
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭセルのような固定
長の短いパケットデータを非同期で転送する回路におい
て、バッファ周辺の回路のノイズの影響により、バッフ
ァの読み出し／書き込みに誤動作が生じた場合の誤動作
検出方式及び誤動作復旧方式に関する。
長の短いパケットデータを非同期で転送する回路におい
て、バッファ周辺の回路のノイズの影響により、バッフ
ァの読み出し／書き込みに誤動作が生じた場合の誤動作
検出方式及び誤動作復旧方式に関する。
【０００２】近年、情報通信の多様化に伴い、音声、端
末データ、映像などのマルチメディアを多重化して伝送
する際に、データが発生した時のみセルと呼ばれる固定
長のパケットデータへ変換して各チャネル共通の帯域に
非同期にてセルを送出するＡＴＭ（Ａｓｙｎｃｈｒｏｎ
ｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）の技術が注目さ
れている。
末データ、映像などのマルチメディアを多重化して伝送
する際に、データが発生した時のみセルと呼ばれる固定
長のパケットデータへ変換して各チャネル共通の帯域に
非同期にてセルを送出するＡＴＭ（Ａｓｙｎｃｈｒｏｎ
ｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）の技術が注目さ
れている。
【０００３】この伝送方式では、セルをバスの共通の帯
域へ送出する前に、セルの生成を行い、生成が完了する
まで一時、データを格納するためのバッファが必要であ
る。この時、バッファの読み出し／書き込み時に、バッ
ファの周辺でノイズが発生すると固定長のデータが固定
長でなくなったり、バッファのアドレスにずれが生じ、
セル単位でのバッファの読み出し／書き込み動作ができ
なくなる。その結果、正しいセルの送出ができなくなり
（送出したデータに無意味なデータを含んでしまうなど
）、対向のセル受信側でデータエラーを起こしてしまう
。このため、バッファの読み出し／書き込みがセル単位
で正常に動作しているかを常時監視し、誤動作が生じた
場合は直ちに誤動作を検出／復旧させる必要がある。
域へ送出する前に、セルの生成を行い、生成が完了する
まで一時、データを格納するためのバッファが必要であ
る。この時、バッファの読み出し／書き込み時に、バッ
ファの周辺でノイズが発生すると固定長のデータが固定
長でなくなったり、バッファのアドレスにずれが生じ、
セル単位でのバッファの読み出し／書き込み動作ができ
なくなる。その結果、正しいセルの送出ができなくなり
（送出したデータに無意味なデータを含んでしまうなど
）、対向のセル受信側でデータエラーを起こしてしまう
。このため、バッファの読み出し／書き込みがセル単位
で正常に動作しているかを常時監視し、誤動作が生じた
場合は直ちに誤動作を検出／復旧させる必要がある。
【０００４】
【従来の技術】図５および図６に従来の技術（ＳＴＭ伝
送における速度変換）を用いた時のバッファの読み出し
／書き込み動作の例を示す。従来の方式においては、デ
ータ生成部２０において生成したデータをバスへ送出す
る前に一旦バッファ２１へ書き込みを行い、読み出しタ
イミング生成部２２によりバス上のどの位置（タイムス
ロット）に送出するかというＲＥＮ（Ｒｅａｄ Ｅｎａ
ｂｌｅ）信号によってバスインターフェイス部２３がバ
ッファ２１内のデータを読み出し、指定されたバスのタ
イムスロットへデータを送出していた。この時、バスの
誤動作検出、復旧のためにデータ中の１ビットをフレー
ム同期ビットとして使用し、その領域にＸ．５０フレー
ムビットやＤＤＳ（北米回線で用いられている同期パタ
ーン）等のフレームパターンを挿入することで送受信の
チャネル同士の同期をとっていた。
送における速度変換）を用いた時のバッファの読み出し
／書き込み動作の例を示す。従来の方式においては、デ
ータ生成部２０において生成したデータをバスへ送出す
る前に一旦バッファ２１へ書き込みを行い、読み出しタ
イミング生成部２２によりバス上のどの位置（タイムス
ロット）に送出するかというＲＥＮ（Ｒｅａｄ Ｅｎａ
ｂｌｅ）信号によってバスインターフェイス部２３がバ
ッファ２１内のデータを読み出し、指定されたバスのタ
イムスロットへデータを送出していた。この時、バスの
誤動作検出、復旧のためにデータ中の１ビットをフレー
ム同期ビットとして使用し、その領域にＸ．５０フレー
ムビットやＤＤＳ（北米回線で用いられている同期パタ
ーン）等のフレームパターンを挿入することで送受信の
チャネル同士の同期をとっていた。
【０００５】ところが、ＡＴＭ伝送ではＳＴＭ伝送のよ
うにチャネル毎に伝送するためのタイムスロットは用意
されておらず、バスの帯域は各チャネル共通となり各チ
ャネルからのセルも非同期に転送されるため、データ中
の１ビットをフレーム同期ビットとして使用しフレーム
同期ビットによってチャネル間の同期をとることはでき
ない。
うにチャネル毎に伝送するためのタイムスロットは用意
されておらず、バスの帯域は各チャネル共通となり各チ
ャネルからのセルも非同期に転送されるため、データ中
の１ビットをフレーム同期ビットとして使用しフレーム
同期ビットによってチャネル間の同期をとることはでき
ない。
【０００６】
【発明が解決しようとする課題】従って、バッファ周辺
においてノイズ、干渉等によってバッファが誤動作を起
こした場合、バスインターフェイス部からバス上に転送
されるセルには無効なデータが含まれてしまい、生成し
たセルと送出したセルとが一致しなくなるという欠点が
生じていた。
においてノイズ、干渉等によってバッファが誤動作を起
こした場合、バスインターフェイス部からバス上に転送
されるセルには無効なデータが含まれてしまい、生成し
たセルと送出したセルとが一致しなくなるという欠点が
生じていた。
【０００７】例えば、図５中のＡ点（バッファのＷｒｉ
ｔｅ Ｅｎａｂｌｅ）に干渉が起こり、図６中のＢ点で
書き込み信号ＸＷＥが“Ｌｏｗ”になると、第１セルの
３バイト目と４バイト目の間の無効データがバッファ２
１に書き込まれる。 一方、バスインターフェイス部２３が第１セルを読み出
す時は、４バイト目に無効データを、５バイト目は元の
４バイト目のデータを読み出してバス上へ転送する。そ
の後、第２セル目を読み出す時は、１バイト目には第１
セルの５バイト目を読み出すため、以降永久にセルのデ
ータは１バイトずれたままで送出されることになる（な
お、ここでは便宜上、１セルを５バイトとして説明して
いる）。
ｔｅ Ｅｎａｂｌｅ）に干渉が起こり、図６中のＢ点で
書き込み信号ＸＷＥが“Ｌｏｗ”になると、第１セルの
３バイト目と４バイト目の間の無効データがバッファ２
１に書き込まれる。 一方、バスインターフェイス部２３が第１セルを読み出
す時は、４バイト目に無効データを、５バイト目は元の
４バイト目のデータを読み出してバス上へ転送する。そ
の後、第２セル目を読み出す時は、１バイト目には第１
セルの５バイト目を読み出すため、以降永久にセルのデ
ータは１バイトずれたままで送出されることになる（な
お、ここでは便宜上、１セルを５バイトとして説明して
いる）。
【０００８】本発明は上記のようにバッファの読み出し
／書き込み動作において生成したセルと、転送したセル
との間でずれが生じたとき、直ちにこれを検出し、バッ
ファの読み出し／書き込み動作を正常に復旧させること
を目的とする。
／書き込み動作において生成したセルと、転送したセル
との間でずれが生じたとき、直ちにこれを検出し、バッ
ファの読み出し／書き込み動作を正常に復旧させること
を目的とする。
【０００９】
【課題を解決するための手段】本発明の固定長データ転
送用バッファの誤動作検出方式は、セル単位の固定長の
短いパケットデータを生成し、その生成したセルをバッ
ファへ書き込むセル生成部１と、生成されたセルを一時
蓄えるバッファ２と、バッファ２内のデータをセル単位
で読み出してデータバスへ送出する読み出しタイミング
生成部５と、バッファ２読み出し時にセル単位で読み出
されているかを検出する同期検出部４とを有し、セル生
成部１がバッファ２へセルデータを書き込む際、セルの
先頭を示すためのフラグビットを１ビット付加して書き
込みを行い、バスインターフェイス部３がバッファ２の
セルデータを読み出す時は同期検出部４でセルの先頭デ
ータ読み出し時のフラグビットの状態を検出し、それに
より、バッファ２の読み出し側もしくは書き込み側でノ
イズ等によりバッファ２のアドレスポインタにずれが生
じた時、バッファ２に対してセル単位での読み出し／書
き込みの誤動作を検出することを特徴とする。
送用バッファの誤動作検出方式は、セル単位の固定長の
短いパケットデータを生成し、その生成したセルをバッ
ファへ書き込むセル生成部１と、生成されたセルを一時
蓄えるバッファ２と、バッファ２内のデータをセル単位
で読み出してデータバスへ送出する読み出しタイミング
生成部５と、バッファ２読み出し時にセル単位で読み出
されているかを検出する同期検出部４とを有し、セル生
成部１がバッファ２へセルデータを書き込む際、セルの
先頭を示すためのフラグビットを１ビット付加して書き
込みを行い、バスインターフェイス部３がバッファ２の
セルデータを読み出す時は同期検出部４でセルの先頭デ
ータ読み出し時のフラグビットの状態を検出し、それに
より、バッファ２の読み出し側もしくは書き込み側でノ
イズ等によりバッファ２のアドレスポインタにずれが生
じた時、バッファ２に対してセル単位での読み出し／書
き込みの誤動作を検出することを特徴とする。
【００１０】また、本発明の固定長データ転送用バッフ
ァの誤動作復旧方式は、上記の方式において、バッファ
２のセル単位の読み出し／書き込み誤動作を検出すると
、現在行っている書き込み動作を停止させ、バッファ２
のアドレスポインタをリセットさせ、リセット後に、セ
ル生成部１から新たなセルがバッファ２へ送出された際
にバッファ２の書き込み停止状態を解除し、バッファ２
の読み出し／書き込み動作を復旧させることを特徴とす
る。
ァの誤動作復旧方式は、上記の方式において、バッファ
２のセル単位の読み出し／書き込み誤動作を検出すると
、現在行っている書き込み動作を停止させ、バッファ２
のアドレスポインタをリセットさせ、リセット後に、セ
ル生成部１から新たなセルがバッファ２へ送出された際
にバッファ２の書き込み停止状態を解除し、バッファ２
の読み出し／書き込み動作を復旧させることを特徴とす
る。
【００１１】図１および図２は本発明の原理説明図であ
る。まず図１において、セル生成部１で生成したセルを
バッファへ書き込む時、セルの先頭を示すためのビット
としてフラグビットを１ビット設けて書き込みを行う。 フラグビットはセルの先頭バイト（図中１−１，２−１
参照）を“Ｌｏｗ”とし、その他（図中１−２〜１−５
，２−２〜２−５参照）は“Ｈｉｇｈ”とする。バスイ
ンターフェイス部３が読み出しタイミング生成部５の制
御によりバッファ２内のセルのデータを読み出す時、セ
ルの１バイト目のフラグビットを検出し、それが“Ｌｏ
ｗ”であれば正常動作と判断し、もし“Ｈｉｇｈ”であ
れば誤動作と判断し、検出を行う（誤動作検出状態とな
り、バッファの書き込み動作を停止させる）。
る。まず図１において、セル生成部１で生成したセルを
バッファへ書き込む時、セルの先頭を示すためのビット
としてフラグビットを１ビット設けて書き込みを行う。 フラグビットはセルの先頭バイト（図中１−１，２−１
参照）を“Ｌｏｗ”とし、その他（図中１−２〜１−５
，２−２〜２−５参照）は“Ｈｉｇｈ”とする。バスイ
ンターフェイス部３が読み出しタイミング生成部５の制
御によりバッファ２内のセルのデータを読み出す時、セ
ルの１バイト目のフラグビットを検出し、それが“Ｌｏ
ｗ”であれば正常動作と判断し、もし“Ｈｉｇｈ”であ
れば誤動作と判断し、検出を行う（誤動作検出状態とな
り、バッファの書き込み動作を停止させる）。
【００１２】誤動作検出後、図２のタイムチャートで示
すように、バッファ２の書き込み信号及び読み出し信号
をマスクしてバッファ２に対してリセット信号を送出す
る。リセット後、セル生成部１から新しいセルがバッフ
ァ２に送出される時、フラグビットにより書き込み停止
状態を解除し、バッファ２の書き込み動作が復旧する（
読み出しはバッファ２にデータが１セル以上存在する時
に動作する）。
すように、バッファ２の書き込み信号及び読み出し信号
をマスクしてバッファ２に対してリセット信号を送出す
る。リセット後、セル生成部１から新しいセルがバッフ
ァ２に送出される時、フラグビットにより書き込み停止
状態を解除し、バッファ２の書き込み動作が復旧する（
読み出しはバッファ２にデータが１セル以上存在する時
に動作する）。
【００１３】
【実施例】次に、図３に本発明の実施例を、図４に実施
例のタイムチャートを示す。図３中、セル生成部１より
、生成したセルのデータ（Ｄ７〜Ｄ０）とセルの先頭（
１バイト目）を示すフラグビット及びバッファ２へ書き
込みをするための書き込みクロックＸＷＣＫを送出する
。 図中Ａ点において、同期検出部４より出力されるバッフ
ァの誤動作検出信号（信号Ｅｒｒが“Ｈｉｇｈ”のとき
は誤動作発生、また、“Ｌｏｗ”のときは正常）と上記
クロックＸＷＣＫとの論理積を取り、バッファ２の書き
込みクロックが生成される。
例のタイムチャートを示す。図３中、セル生成部１より
、生成したセルのデータ（Ｄ７〜Ｄ０）とセルの先頭（
１バイト目）を示すフラグビット及びバッファ２へ書き
込みをするための書き込みクロックＸＷＣＫを送出する
。 図中Ａ点において、同期検出部４より出力されるバッフ
ァの誤動作検出信号（信号Ｅｒｒが“Ｈｉｇｈ”のとき
は誤動作発生、また、“Ｌｏｗ”のときは正常）と上記
クロックＸＷＣＫとの論理積を取り、バッファ２の書き
込みクロックが生成される。
【００１４】バッファ２の読み出し時、読み出しタイミ
ング生成部５より、バッファ２の読み出し要求信号ＸＲ
ＲＥＱをバスインターフェイス部３へ、セル単位で読み
出すためのセルの先頭を示す信号ＸＲＨＥＤを同期検出
部４へそれぞれ出力する。バスインターフェイス部３は
読み出しタイミング生成部５の要求に従ってバッファ２
に１セル以上のデータが存在している時、バッファの読
み出し信号であるＸＲＣＫをバッファ２に対して出力し
、セルのデータ（ＤＯ７〜ＤＯ０）をバスへ転送する。 また、フラグビット（ＤＯ８）は同期検出部４に入力さ
れる。
ング生成部５より、バッファ２の読み出し要求信号ＸＲ
ＲＥＱをバスインターフェイス部３へ、セル単位で読み
出すためのセルの先頭を示す信号ＸＲＨＥＤを同期検出
部４へそれぞれ出力する。バスインターフェイス部３は
読み出しタイミング生成部５の要求に従ってバッファ２
に１セル以上のデータが存在している時、バッファの読
み出し信号であるＸＲＣＫをバッファ２に対して出力し
、セルのデータ（ＤＯ７〜ＤＯ０）をバスへ転送する。 また、フラグビット（ＤＯ８）は同期検出部４に入力さ
れる。
【００１５】ここで、バッファ２の誤動作が生じると、
同期検出部４においてセルの先頭バイト読み出し時のフ
ラグビットの状態は“Ｈｉｇｈ”（通常“Ｌｏｗ”）と
なり、誤動作検出を行い、信号Ｅｒｒを“Ｈｉｇｈ”と
する（図４中のＸ点を参照）。信号Ｅｒｒが“Ｈｉｇｈ
”になると、図３のＡ点において信号ＸＷＣＫがマスク
され、以後バッファ２の書き込み動作が停止する。また
、信号ＸＲＣＫも書き込み側と同様に、誤動作を検出す
るとマスクされて“Ｈｉｇｈ”となり、読み出し動作も
停止する。その後、同期検出部４より、バッファ２の読
み出し／書き込みのアドレスポインタをリセットするた
めのリセット信号ＸＢＲＳが出力され、バッファ２のリ
セットを行う。
同期検出部４においてセルの先頭バイト読み出し時のフ
ラグビットの状態は“Ｈｉｇｈ”（通常“Ｌｏｗ”）と
なり、誤動作検出を行い、信号Ｅｒｒを“Ｈｉｇｈ”と
する（図４中のＸ点を参照）。信号Ｅｒｒが“Ｈｉｇｈ
”になると、図３のＡ点において信号ＸＷＣＫがマスク
され、以後バッファ２の書き込み動作が停止する。また
、信号ＸＲＣＫも書き込み側と同様に、誤動作を検出す
るとマスクされて“Ｈｉｇｈ”となり、読み出し動作も
停止する。その後、同期検出部４より、バッファ２の読
み出し／書き込みのアドレスポインタをリセットするた
めのリセット信号ＸＢＲＳが出力され、バッファ２のリ
セットを行う。
【００１６】バッファ２のリセット後、セル生成部１よ
り新しいセルが送出されると（同期検出部４でフラグビ
ットが“Ｌｏｗ”になったことを確認すると）、信号Ｅ
ｒｒは“Ｈｉｇｈ”から“Ｌｏｗ”へ戻り、バッファ２
の書き込み停止状態が解除されて再びクロックが生成さ
れるため、バッファ２の読み出し／書き込み動作が正常
状態に復旧する。
り新しいセルが送出されると（同期検出部４でフラグビ
ットが“Ｌｏｗ”になったことを確認すると）、信号Ｅ
ｒｒは“Ｈｉｇｈ”から“Ｌｏｗ”へ戻り、バッファ２
の書き込み停止状態が解除されて再びクロックが生成さ
れるため、バッファ２の読み出し／書き込み動作が正常
状態に復旧する。
【００１７】
【発明の効果】以上説明したように、本発明によればバ
ッファの誤動作検出後、直ちに自己リセットを行うこと
ができ、ＡＴＭセル等の固定長パケットデータ転送装置
の信頼性向上に寄与するところが大きい。
ッファの誤動作検出後、直ちに自己リセットを行うこと
ができ、ＡＴＭセル等の固定長パケットデータ転送装置
の信頼性向上に寄与するところが大きい。
【図１】本発明の原理を示す説明図である。
【図２】本発明の原理を示すタイムチャートである。
【図３】本発明の実施例を示す構成図である。
【図４】本発明の実施例を示すタイムチャートである。
【図５】従来技術の構成を示すブロック図である。
【図６】従来技術による誤動作を示す説明図である。
【図７】従来技術による動作を示す説明図である。
１ セル生成部
２ バッファ
３ バスインターフェイス部
４ 読み出しタイミング生成部
Claims (2)
- 【請求項１】 セル単位の固定長の短いパケットデー
タを生成し、その生成したセルをバッファへ書き込むセ
ル生成部（１）と、生成されたセルを一時蓄えるバッフ
ァ（２）と、バッファ（２）内のデータをセル単位で読
み出してデータバスへ送出する読み出しタイミング生成
部（５）と、バッファ読み出し時にセル単位で読み出さ
れているかを検出する同期検出部（４）とを有し、セル
生成部（１）がバッファ（２）へセルデータを書き込む
際、セルの先頭を示すためのフラグビットを１ビット付
加して書き込みを行い、バスインターフェイス部（３）
がバッファ（２）のセルデータを読み出す時は同期検出
部（４）でセルの先頭データ読み出し時のフラグビット
の状態を検出し、それにより、バッファ（２）の読み出
し側もしくは書き込み側でノイズ等によりバッファのア
ドレスポインタにずれが生じた時、バッファ（２）に対
してセル単位での読み出し／書き込みの誤動作を検出す
ることを特徴とする固定長データ転送用バッファの誤動
作検出方式。 - 【請求項２】 請求項１記載の方式において、バッフ
ァ（２）のセル単位の読み出し／書き込み誤動作を検出
すると、現在行っている書き込み動作を停止させ、バッ
ファ（２）のアドレスポインタをリセットさせ、リセッ
ト後に、セル生成部（１）から新たなセルがバッファへ
送出された際にバッファ（２）の書き込み停止状態を解
除し、バッファ（２）の読み出し／書き込み動作を復旧
させる固定長データ転送用バッファの誤動作復旧方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10140291A JP2885538B2 (ja) | 1991-05-07 | 1991-05-07 | 固定長データ転送用バッファの誤動作検出方式および復旧方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10140291A JP2885538B2 (ja) | 1991-05-07 | 1991-05-07 | 固定長データ転送用バッファの誤動作検出方式および復旧方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04331528A true JPH04331528A (ja) | 1992-11-19 |
| JP2885538B2 JP2885538B2 (ja) | 1999-04-26 |
Family
ID=14299738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10140291A Expired - Fee Related JP2885538B2 (ja) | 1991-05-07 | 1991-05-07 | 固定長データ転送用バッファの誤動作検出方式および復旧方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885538B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055248A (en) * | 1996-10-29 | 2000-04-25 | Nec Corporation | Transmission frame format converter circuit |
| JP2008182550A (ja) * | 2007-01-25 | 2008-08-07 | Oki Electric Ind Co Ltd | パケットバッファｆｉｆｏメモリ装置 |
-
1991
- 1991-05-07 JP JP10140291A patent/JP2885538B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055248A (en) * | 1996-10-29 | 2000-04-25 | Nec Corporation | Transmission frame format converter circuit |
| JP2008182550A (ja) * | 2007-01-25 | 2008-08-07 | Oki Electric Ind Co Ltd | パケットバッファｆｉｆｏメモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885538B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323426A (en) | Elasticity buffer for data/clock synchronization | |
| JPH055711Y2 (ja) | ||
| JPH11154937A (ja) | データ伝送装置 | |
| JPH02247709A (ja) | スキユー除去方法 | |
| JPS6021502B2 (ja) | デ−タ伝送システム | |
| JP3584965B2 (ja) | 光ラインプロテクション方式 | |
| JPH04331528A (ja) | 固定長データ転送用バッファの誤動作検出方式および復旧方式 | |
| US20080147916A1 (en) | Data synchronization method of data buffer device | |
| JP5729902B2 (ja) | 並行シリアル通信方法 | |
| JP2648752B2 (ja) | データ情報の正確なデコードを保証する装置 | |
| US20020041650A1 (en) | Elastic serial buffer to compensate for different transmit and receive clock rates for any serial protocol | |
| WO1990004294A1 (en) | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer | |
| JP2726083B2 (ja) | 同期合わせ回路 | |
| US7752506B1 (en) | FIFO memory error circuit and method | |
| KR100304949B1 (ko) | 유에스비 컨트롤러의 벌크 인터페이스부 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2658555B2 (ja) | ループネットワーク接続方式 | |
| JP2856470B2 (ja) | ２重化構成切り替え方式 | |
| JPH07264174A (ja) | エラスティックストアのスリップ検出回路 | |
| JPS6220024A (ja) | バツフアレジスタにおけるリクエスト信号発生装置 | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| JP2998635B2 (ja) | 警報転送方式 | |
| JP2003050748A (ja) | バッファメモリ回路 | |
| JPH0548649B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
| LAPS | Cancellation because of no payment of annual fees |