JPH04332297A - 時分割交換機のスイッチ制御方式 - Google Patents
時分割交換機のスイッチ制御方式Info
- Publication number
- JPH04332297A JPH04332297A JP10230291A JP10230291A JPH04332297A JP H04332297 A JPH04332297 A JP H04332297A JP 10230291 A JP10230291 A JP 10230291A JP 10230291 A JP10230291 A JP 10230291A JP H04332297 A JPH04332297 A JP H04332297A
- Authority
- JP
- Japan
- Prior art keywords
- time
- switch
- holding memory
- division
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 62
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は時分割交換機のスイッチ
制御方式に関し、特に多元トラヒックを処理する場合の
保持メモリの制御方式に関する。
制御方式に関し、特に多元トラヒックを処理する場合の
保持メモリの制御方式に関する。
【０００２】
【従来の技術】従来の時分割交換機のスイッチ制御方式
を時分割スイッチを例にとり説明する。時分割交換を行
なう最小単位のチャネルをＢチャネルと呼び、時分割交
換機内を通る多元トラヒックである連続したｎ（ｎ≧２
）個のチャネルをｎＢチャネルとする。また、時分割ス
イッチの入側でのｎＢチャネルの先頭タイムスロットを
ｉとし交換接続された出側での先頭タイムスロットをｊ
とする。ここでは交換接続後もｎＢチャネルは連続した
ｎ個のタイムスロット上にあるものとする。
を時分割スイッチを例にとり説明する。時分割交換を行
なう最小単位のチャネルをＢチャネルと呼び、時分割交
換機内を通る多元トラヒックである連続したｎ（ｎ≧２
）個のチャネルをｎＢチャネルとする。また、時分割ス
イッチの入側でのｎＢチャネルの先頭タイムスロットを
ｉとし交換接続された出側での先頭タイムスロットをｊ
とする。ここでは交換接続後もｎＢチャネルは連続した
ｎ個のタイムスロット上にあるものとする。
【０００３】従来の時分割スイッチではｎＢチャネルを
交換接続するためには、中央制御装置より、入側のタイ
ムスロットｉと出側のタイムスロットｊ，入側のタイム
スロット（ｉ＋１）と出側のタイムスロット（ｊ＋１）
，…というようにｎタイムスロット分の交換接続情報を
受信する必要があり、これを保持メモリ内のｎ個の連続
したタイムスロットの接続情報として書き込みを行なっ
ていた。
交換接続するためには、中央制御装置より、入側のタイ
ムスロットｉと出側のタイムスロットｊ，入側のタイム
スロット（ｉ＋１）と出側のタイムスロット（ｊ＋１）
，…というようにｎタイムスロット分の交換接続情報を
受信する必要があり、これを保持メモリ内のｎ個の連続
したタイムスロットの接続情報として書き込みを行なっ
ていた。
【０００４】
【発明が解決しようとする課題】この従来の時分割交換
機のスイッチ制御方式では、多元トラヒックを扱う場合
に、多元度ｎに応じた個数の交換接続情報を中央制御装
置から時分割スイッチ，空間分割スイッチの保持メモリ
に対し指令を出す必要があり、多元度ｎの増大により中
央制御装置の負荷が増大し、また、交換接続に要する時
間が著しく増大するという問題点があった。
機のスイッチ制御方式では、多元トラヒックを扱う場合
に、多元度ｎに応じた個数の交換接続情報を中央制御装
置から時分割スイッチ，空間分割スイッチの保持メモリ
に対し指令を出す必要があり、多元度ｎの増大により中
央制御装置の負荷が増大し、また、交換接続に要する時
間が著しく増大するという問題点があった。
【０００５】
【課題を解決するための手段】本発明の時分割交換機の
スイッチ制御方式は、時分割交換機のスイッチを構成し
中央制御装置により制御される時分割スイッチと空間分
割スイッチとにおいて、前記時分割スイッチは、スイッ
チメモリと、このスイッチメモリを制御する第１の保持
メモリと、この第１の保持メモリのアドレスと書き込み
データを制御する第１の保持メモリ制御回路とを備え、
前記空間分割スイッチは、ゲートスイッチと、このゲー
トスイッチを制御する第２の保持メモリと、この第２の
保持メモリのアドレスと書き込みデータを制御する第２
の保持メモリ制御回路とを備え、時分割交換を行なう最
小単位のチャネルをＢチャネルと呼び、時分割交換機内
を通る連続したｎ（ｎ≧２）個のＢチャネルをｎＢチャ
ネルと呼ぶとき、前記時分割スイッチの前記第１の保持
メモリ制御回路内には、前記中央制御装置から指定され
る時分割スイッチの入側の前記ｎＢチャネルの先頭タイ
ムスロット番号と前記ｎの値と出側のタイムスロットの
先頭タイムスロット番号との各情報に基づき、前記第１
の保持メモリ内にｎ個の連続したタイムスロットの接続
情報に展開して書き込む手段を有し、前記空間分割スイ
ッチの前記第２の保持メモリ制御回路内には、前記中央
制御装置から指定される空間分割スイッチの入側の前記
ｎＢチャネルの先頭タイムスロット番号と前記ｎの値と
接続されるべき空間分割スイッチの時分割ハイウェイ番
号との各情報に基づき、前記第２の保持メモリ内にｎ個
の連続したタイムスロットの接続情報に展開して書き込
む手段を有している。
スイッチ制御方式は、時分割交換機のスイッチを構成し
中央制御装置により制御される時分割スイッチと空間分
割スイッチとにおいて、前記時分割スイッチは、スイッ
チメモリと、このスイッチメモリを制御する第１の保持
メモリと、この第１の保持メモリのアドレスと書き込み
データを制御する第１の保持メモリ制御回路とを備え、
前記空間分割スイッチは、ゲートスイッチと、このゲー
トスイッチを制御する第２の保持メモリと、この第２の
保持メモリのアドレスと書き込みデータを制御する第２
の保持メモリ制御回路とを備え、時分割交換を行なう最
小単位のチャネルをＢチャネルと呼び、時分割交換機内
を通る連続したｎ（ｎ≧２）個のＢチャネルをｎＢチャ
ネルと呼ぶとき、前記時分割スイッチの前記第１の保持
メモリ制御回路内には、前記中央制御装置から指定され
る時分割スイッチの入側の前記ｎＢチャネルの先頭タイ
ムスロット番号と前記ｎの値と出側のタイムスロットの
先頭タイムスロット番号との各情報に基づき、前記第１
の保持メモリ内にｎ個の連続したタイムスロットの接続
情報に展開して書き込む手段を有し、前記空間分割スイ
ッチの前記第２の保持メモリ制御回路内には、前記中央
制御装置から指定される空間分割スイッチの入側の前記
ｎＢチャネルの先頭タイムスロット番号と前記ｎの値と
接続されるべき空間分割スイッチの時分割ハイウェイ番
号との各情報に基づき、前記第２の保持メモリ内にｎ個
の連続したタイムスロットの接続情報に展開して書き込
む手段を有している。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例を示すブロック図
であり、時分割交換機の時分割スイッチ部分を特にとり
あげ示すものである。時分割スイッチはスイッチメモリ
１、保持メモリ２、保持メモリ制御回路３を含み構成さ
れている。スイッチメモリ１の入力側のスイッチメモリ
データ９は、タイムスロットｉからタイムスロット（ｉ
＋ｎ−１）を占有するｎ元の多元トラヒックを含んでい
る。この多元トラヒックをスイッチメモリ出力データ１
０上のタイムスロットｊからタイムスロット（ｊ＋ｎ−
１）に変換する場合を例とし、次に説明する。
であり、時分割交換機の時分割スイッチ部分を特にとり
あげ示すものである。時分割スイッチはスイッチメモリ
１、保持メモリ２、保持メモリ制御回路３を含み構成さ
れている。スイッチメモリ１の入力側のスイッチメモリ
データ９は、タイムスロットｉからタイムスロット（ｉ
＋ｎ−１）を占有するｎ元の多元トラヒックを含んでい
る。この多元トラヒックをスイッチメモリ出力データ１
０上のタイムスロットｊからタイムスロット（ｊ＋ｎ−
１）に変換する場合を例とし、次に説明する。
【０００８】スイッチメモリ１は、シーケンシャル書き
込み，ランダム読み出し制御されるメモリである。スイ
ッチメモリ１のアドレス入力に接続される選択回路４は
、アドレス発生回路５からのシーケンシャルアドレスと
保持メモリ２からのランダムアドレスとの選択回路であ
る。ここで入側タイムスロットｉを出側タイムスロット
ｊに交換接続するためには、保持メモリのアドレスｊに
データｉが書き込まれる必要がある。本実施例では、中
央制御装置からソフトウェア書込みデータ線８により、
交換接続すべき多元トラヒック（ｎＢチャネル）の先頭
タイムスロット番号ｉと多元度ｎ及び出側の所望の先頭
タイムスロット番号ｊが指定される。保持メモリ制御回
路３は、この各情報を受信すると、保持メモリ２のアド
レスｊから（ｊ＋ｎ−１）の連続したｎ個のアドレスに
、データｉから（ｉ＋ｎ−１）を保持メモリアドレス線
７及び保持メモリデータ入力線６を使用し書き込む。こ
れにより、スイッチメモリ１は、入側タイムスロットｉ
から（ｉ＋ｎ−１）上のｎ個のデータを出側タイムスロ
ットｊから（ｊ＋ｎ−１）に交換接続できる。
込み，ランダム読み出し制御されるメモリである。スイ
ッチメモリ１のアドレス入力に接続される選択回路４は
、アドレス発生回路５からのシーケンシャルアドレスと
保持メモリ２からのランダムアドレスとの選択回路であ
る。ここで入側タイムスロットｉを出側タイムスロット
ｊに交換接続するためには、保持メモリのアドレスｊに
データｉが書き込まれる必要がある。本実施例では、中
央制御装置からソフトウェア書込みデータ線８により、
交換接続すべき多元トラヒック（ｎＢチャネル）の先頭
タイムスロット番号ｉと多元度ｎ及び出側の所望の先頭
タイムスロット番号ｊが指定される。保持メモリ制御回
路３は、この各情報を受信すると、保持メモリ２のアド
レスｊから（ｊ＋ｎ−１）の連続したｎ個のアドレスに
、データｉから（ｉ＋ｎ−１）を保持メモリアドレス線
７及び保持メモリデータ入力線６を使用し書き込む。こ
れにより、スイッチメモリ１は、入側タイムスロットｉ
から（ｉ＋ｎ−１）上のｎ個のデータを出側タイムスロ
ットｊから（ｊ＋ｎ−１）に交換接続できる。
【０００９】また、空間分割スイッチの場合も上記と同
様に、中央制御装置からの空間分割スイッチの入側のｎ
Ｂチャネルの先頭タイムスロット番号、ｎの値、及び接
続されるべき空間分割スイッチの出側の時分割ハイウェ
イ番号の指定を受けた保持メモリ制御回路が、保持メモ
リ内にｎ個の連続したタイムスロットの接続情報に展開
して書き込む。これによりゲートスイッチが制御され時
分割ハイウェイの交換接続ができる。
様に、中央制御装置からの空間分割スイッチの入側のｎ
Ｂチャネルの先頭タイムスロット番号、ｎの値、及び接
続されるべき空間分割スイッチの出側の時分割ハイウェ
イ番号の指定を受けた保持メモリ制御回路が、保持メモ
リ内にｎ個の連続したタイムスロットの接続情報に展開
して書き込む。これによりゲートスイッチが制御され時
分割ハイウェイの交換接続ができる。
【００１０】
【発明の効果】以上説明したように本発明の時分割交換
機のスイッチ制御方式は、時分割交換機の時分割スイッ
チと空間分割スイッチの各第１及び第２の保持メモリの
アドレスと書き込みデータを制御する第１及び第２の保
持メモリ制御回路をそれぞれ設け、時分割スイッチの第
１の保持メモリ制御回路内には、中央制御装置から指定
される時分割スイッチの入側の多元トラヒックであるｎ
Ｂチャネルの先頭タイムスロット番号，多元度ｎの値，
出側のタイムスロットの先頭タイムスロット番号の各情
報により、第１の保持メモリ内にｎ個の連続したタイム
スロットの接続情報に展開して書き込む手段を有し、空
間分割スイッチの第２の保持メモリ制御回路内には、中
央制御装置から指定される空間分割スイッチの入側のｎ
Ｂチャネルの先頭タイムスロット番号，ｎの値，接続さ
れるべき空間分割スイッチの時分割ハイウェイ番号の各
情報より、第２の保持メモリ内にｎ個の連続したタイム
スロットの接続情報に展開して書き込む手段を有してい
るので、多元トラヒックを中央制御装置からの１つの指
令により交換接続することができ、多元トラヒックの多
元度ｎが増大しても中央制御装置の負荷が交換接続に伴
ない増大しないという効果が有ると共に、多元トラヒッ
クの交換接続に要する時間を著しく短縮するという効果
を有する。
機のスイッチ制御方式は、時分割交換機の時分割スイッ
チと空間分割スイッチの各第１及び第２の保持メモリの
アドレスと書き込みデータを制御する第１及び第２の保
持メモリ制御回路をそれぞれ設け、時分割スイッチの第
１の保持メモリ制御回路内には、中央制御装置から指定
される時分割スイッチの入側の多元トラヒックであるｎ
Ｂチャネルの先頭タイムスロット番号，多元度ｎの値，
出側のタイムスロットの先頭タイムスロット番号の各情
報により、第１の保持メモリ内にｎ個の連続したタイム
スロットの接続情報に展開して書き込む手段を有し、空
間分割スイッチの第２の保持メモリ制御回路内には、中
央制御装置から指定される空間分割スイッチの入側のｎ
Ｂチャネルの先頭タイムスロット番号，ｎの値，接続さ
れるべき空間分割スイッチの時分割ハイウェイ番号の各
情報より、第２の保持メモリ内にｎ個の連続したタイム
スロットの接続情報に展開して書き込む手段を有してい
るので、多元トラヒックを中央制御装置からの１つの指
令により交換接続することができ、多元トラヒックの多
元度ｎが増大しても中央制御装置の負荷が交換接続に伴
ない増大しないという効果が有ると共に、多元トラヒッ
クの交換接続に要する時間を著しく短縮するという効果
を有する。
【図１】本発明の一実施例のブロック図であり、時分割
スイッチ部分を示す。
スイッチ部分を示す。
１ スイッチメモリ
２ 保持メモリ
３ 保持メモリ制御回路
４ アドレス選択回路
５ アドレス発生回路
６ 保持メモリデータ入力線
７ 保持メモリアドレス線
８ ソフトウェア書込みデータ線９ スイ
ッチメモリ入力データ
ッチメモリ入力データ
Claims (1)
- 【請求項１】 時分割交換機のスイッチを構成し中央
制御装置により制御される時分割スイッチと空間分割ス
イッチとにおいて、前記時分割スイッチは、スイッチメ
モリと、このスイッチメモリを制御する第１の保持メモ
リと、この第１の保持メモリのアドレスと書き込みデー
タを制御する第１の保持メモリ制御回路とを備え、前記
空間分割スイッチは、ゲートスイッチと、このゲートス
イッチを制御する第２の保持メモリと、この第２の保持
メモリのアドレスと書き込みデータを制御する第２の保
持メモリ制御回路とを備え、時分割交換を行なう最小単
位のチャネルをＢチャネルと呼び、時分割交換機内を通
る連続したｎ（ｎ≧２）個のＢチャネルをｎＢチャネル
と呼ぶとき、前記時分割スイッチの前記第１の保持メモ
リ制御回路内には、前記中央制御装置から指定される時
分割スイッチの入側の前記ｎＢチャネルの先頭タイムス
ロット番号と前記ｎの値と出側のタイムスロットの先頭
タイムスロット番号との各情報に基づき、前記第１の保
持メモリ内にｎ個の連続したタイムスロットの接続情報
に展開して書き込む手段を有し、前記空間分割スイッチ
の前記第２の保持メモリ制御回路内には、前記中央制御
装置から指定される空間分割スイッチの入側の前記ｎＢ
チャネルの先頭タイムスロット番号と前記ｎの値と接続
されるべき空間分割スイッチの時分割ハイウェイ番号と
の各情報に基づき、前記第２の保持メモリ内にｎ個の連
続したタイムスロットの接続情報に展開して書き込む手
段を有することを特徴とする時分割交換機のスイッチ制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230291A JPH04332297A (ja) | 1991-05-08 | 1991-05-08 | 時分割交換機のスイッチ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230291A JPH04332297A (ja) | 1991-05-08 | 1991-05-08 | 時分割交換機のスイッチ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332297A true JPH04332297A (ja) | 1992-11-19 |
Family
ID=14323816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10230291A Pending JPH04332297A (ja) | 1991-05-08 | 1991-05-08 | 時分割交換機のスイッチ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332297A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961343B1 (en) | 1998-10-30 | 2005-11-01 | Fujitsu Limited | Cross-connection switch |
-
1991
- 1991-05-08 JP JP10230291A patent/JPH04332297A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961343B1 (en) | 1998-10-30 | 2005-11-01 | Fujitsu Limited | Cross-connection switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0993680A4 (en) | METHOD AND DEVICE IN A PACKET GUIDANCE SWITCH TO CONTROL ACCESS TO A COMMON MEMORY ON DIFFERENT DATA RATES | |
| JP2001195353A (ja) | Ｄｍａ転送システム | |
| JPH04332297A (ja) | 時分割交換機のスイッチ制御方式 | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
| JPH0341856B2 (ja) | ||
| JP2555934B2 (ja) | 時間スイッチ | |
| JPH04502842A (ja) | ディジタル式選択器を通してデータ情報を切り換えるための方法並びに装置 | |
| JP3166713B2 (ja) | 多面構成時分割スイッチ | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JPH01176197A (ja) | 時分割多元交換方式 | |
| JPS62194797A (ja) | 多元時間スイツチ | |
| JP2894395B2 (ja) | 映像信号切替装置 | |
| JPS63304794A (ja) | 並列展開形時分割スイッチ回路 | |
| JP2919432B2 (ja) | 時間型スイッチ装置 | |
| JPS61114351A (ja) | メモリ制御装置 | |
| JP2883750B2 (ja) | 無限のチャネル拡張性を有するディジタル通信回路網 | |
| JPH03260728A (ja) | レジスタのデータ書込み方式 | |
| JPS6322380B2 (ja) | ||
| JPH027150A (ja) | メモリ面切替え制御方式 | |
| JPS5887929A (ja) | バ−スト送信制御回路 | |
| JPS63252095A (ja) | 環状通話路 | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPS59186057A (ja) | イメ−ジメモリシステムにおけるアクセス処理方式 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ |