JPH04334048A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH04334048A JPH04334048A JP3102978A JP10297891A JPH04334048A JP H04334048 A JPH04334048 A JP H04334048A JP 3102978 A JP3102978 A JP 3102978A JP 10297891 A JP10297891 A JP 10297891A JP H04334048 A JPH04334048 A JP H04334048A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- lead frame
- lead
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケージ
に関し、特に外部リードが２方向から出ているフラット
タイプの表面実装型パッケージに関する。
に関し、特に外部リードが２方向から出ているフラット
タイプの表面実装型パッケージに関する。
【０００２】
【従来の技術】従来の半導体装置用パッケージは、図２
（ａ）に示すように、図２（ｂ）に示すリードフレーム
をパッケージ基体１に収納してあり、外部リード２の出
ていない辺に、リードフレームのつりピン７の切断残り
３が出ていた。
（ａ）に示すように、図２（ｂ）に示すリードフレーム
をパッケージ基体１に収納してあり、外部リード２の出
ていない辺に、リードフレームのつりピン７の切断残り
３が出ていた。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
用パッケージでは、リードフレームとパッケージ基体と
の相対位置精度のばらつき、およびつりピン切断位置精
度のばらつきにより、つりピン切断残りの寸法５１のば
らつきが大きかった。従って、半導体装置用パッケージ
の外部リードの出ていない辺を基準にプリント基板への
実装を行うと、外部リードとプリント基板実装部との位
置精度が悪く、実装しずらいという欠点があった。
用パッケージでは、リードフレームとパッケージ基体と
の相対位置精度のばらつき、およびつりピン切断位置精
度のばらつきにより、つりピン切断残りの寸法５１のば
らつきが大きかった。従って、半導体装置用パッケージ
の外部リードの出ていない辺を基準にプリント基板への
実装を行うと、外部リードとプリント基板実装部との位
置精度が悪く、実装しずらいという欠点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置用パ
ッケージは、外部リードの出ていない辺の外部リードか
ら一定の位置に、リードフレームの一部から成る凸部を
有する。
ッケージは、外部リードの出ていない辺の外部リードか
ら一定の位置に、リードフレームの一部から成る凸部を
有する。
【０００５】
【実施例】次に図面を参照して説明する。図１（ａ）は
本発明の実施例の半導体装置用パッケージの平面図であ
る。図１（ｂ）に示すリードフレームをパッケージ基体
１に収納した構造で、実装位置決め用凸部４を有してい
る。凸部４と外部リード２とは、同一リードフレームよ
り形成されるため、実装位置決め寸法５の精度は、リー
ドフレーム作成精度に等しく、極めて高い。ただし、凸
部４は、つりピン７の切断残り３よりも常に大きくなる
様に設計されなければならない。
本発明の実施例の半導体装置用パッケージの平面図であ
る。図１（ｂ）に示すリードフレームをパッケージ基体
１に収納した構造で、実装位置決め用凸部４を有してい
る。凸部４と外部リード２とは、同一リードフレームよ
り形成されるため、実装位置決め寸法５の精度は、リー
ドフレーム作成精度に等しく、極めて高い。ただし、凸
部４は、つりピン７の切断残り３よりも常に大きくなる
様に設計されなければならない。
【０００６】
【発明の効果】以上説明したように本発明は、パッケー
ジ基体の外部リードの出ていない辺の外部リードから一
定の位置に、リードフレームの一部から成る凸部を設け
ることにより、外部リードの出ていない辺を基準とする
実装方式における実装精度を極めて高くできるという効
果がある。
ジ基体の外部リードの出ていない辺の外部リードから一
定の位置に、リードフレームの一部から成る凸部を設け
ることにより、外部リードの出ていない辺を基準とする
実装方式における実装精度を極めて高くできるという効
果がある。
【図１】（ａ）は本発明の一実施例の平面図、（ｂ）は
本発明の半導体装置用パッケージに使用するリードフレ
ームの例の平面図である。
本発明の半導体装置用パッケージに使用するリードフレ
ームの例の平面図である。
【図２】従来の例及びそのリードフレームの平面図であ
る。
る。
１ パッケージ基体
２ 外部リード
３ つりピン切断残り
４ 実装位置決め用凸部
５ 実装位置決め寸法
７ つりピン
Claims (1)
- 【請求項１】 パッケージ基体にリードフレームを収
納して成り、前記リードフレームの外部リードが前記パ
ッケージ基体の２方向から出ている半導体装置用パッケ
ージにおいて、外部リードの出ていない１辺、あるいは
２辺の外部リードから一定の位置に、リードフレームの
一部から成る凸部を有することを特徴とする半導体装置
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102978A JPH04334048A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102978A JPH04334048A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334048A true JPH04334048A (ja) | 1992-11-20 |
Family
ID=14341830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102978A Pending JPH04334048A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334048A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150055A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 半導体パッケージ |
-
1991
- 1991-05-09 JP JP3102978A patent/JPH04334048A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150055A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3907145B2 (ja) | チップ電子部品 | |
| JPH04334048A (ja) | 半導体装置用パッケージ | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH0471288A (ja) | 半導体実装基板 | |
| JPH04147660A (ja) | 電子部品 | |
| JP4775750B2 (ja) | 光学式エンコーダ及び光学式エンコーダの製造方法 | |
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JP2535086Y2 (ja) | 電子部品の実装構造とその保持体 | |
| KR900006602Y1 (ko) | 반도체 팩키지의 열싱크 구멍 | |
| JP2722639B2 (ja) | 集積回路パッケージ | |
| JPS6097653A (ja) | 半導体装置 | |
| JPH04199552A (ja) | Ｉｃパッケージ | |
| JPH0722535A (ja) | 半導体装置 | |
| JPS6365660A (ja) | 半導体集積回路装置 | |
| JP2552651Y2 (ja) | 両面基板 | |
| JPH0555434A (ja) | 表面実装気密封止型半導体集積回路装置 | |
| JPH03105952A (ja) | 表面実装型半導体装置 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| KR19990005403A (ko) | 집적회로 셋팅방법 | |
| JPH05218688A (ja) | 半導体装置の実装基板への実装方法 | |
| JPH04139837A (ja) | 半導体装置用リードフレーム | |
| JPH06112343A (ja) | 半導体装置 | |
| JPH05343559A (ja) | 半導体装置用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970325 |