JPH04336694A - メモリーカード - Google Patents
メモリーカードInfo
- Publication number
- JPH04336694A JPH04336694A JP3107902A JP10790291A JPH04336694A JP H04336694 A JPH04336694 A JP H04336694A JP 3107902 A JP3107902 A JP 3107902A JP 10790291 A JP10790291 A JP 10790291A JP H04336694 A JPH04336694 A JP H04336694A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- input
- memory card
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体記憶装置のセ
キュリティに関するものである。
キュリティに関するものである。
【０００２】
【従来の技術】図３は、従来の半導体記憶装置の構成を
示すブロック図である。図において１はメモリＩＣ、２
は半導体記憶装置の選択信号、３はデコーダ、４は半導
体記憶装置の入出力信号、５は出力制御信号、６はアド
レス信号、７はプログラム信号である。
示すブロック図である。図において１はメモリＩＣ、２
は半導体記憶装置の選択信号、３はデコーダ、４は半導
体記憶装置の入出力信号、５は出力制御信号、６はアド
レス信号、７はプログラム信号である。
【０００３】次に動作について説明する。メモリＩＣ１
の書き込み内容を読み出すリードサイクルは、読み出し
を行いたいアドレスをアドレス信号６により入力する。 次に半導体記憶装置の選択信号２を“Ｌ”にすることに
より、デコーダ３からメモリＩＣ１が選択され、スタン
バイとなる。出力制御信号５を“Ｌ”にすることにより
、入出力信号４にメモリＩＣ１の書き込み内容が出力さ
れる。また、メモリーカードの選択信号２を“Ｈ”にし
た場合は、デコーダ３は出力されず、メモリＩＣ１はス
タンバイとなる。
の書き込み内容を読み出すリードサイクルは、読み出し
を行いたいアドレスをアドレス信号６により入力する。 次に半導体記憶装置の選択信号２を“Ｌ”にすることに
より、デコーダ３からメモリＩＣ１が選択され、スタン
バイとなる。出力制御信号５を“Ｌ”にすることにより
、入出力信号４にメモリＩＣ１の書き込み内容が出力さ
れる。また、メモリーカードの選択信号２を“Ｈ”にし
た場合は、デコーダ３は出力されず、メモリＩＣ１はス
タンバイとなる。
【０００４】
【発明が解決しようとする課題】従来の半導体記憶装置
は以上のように構成されているので、選択信号を“Ｌ”
にすれば、メモリＩＣの書き込み内容が読み出せるので
、書き込み内容のセキュリティがなされていないという
問題点があった。
は以上のように構成されているので、選択信号を“Ｌ”
にすれば、メモリＩＣの書き込み内容が読み出せるので
、書き込み内容のセキュリティがなされていないという
問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、半導体記憶装置のセキュリティ
を設けることのできるメモリーカードを得ることを目的
とする。
ためになされたもので、半導体記憶装置のセキュリティ
を設けることのできるメモリーカードを得ることを目的
とする。
【０００６】
【課題を解決するための手段】この発明によるメモリー
カードは、入力データと、固有データを比較判定し、そ
の結果により、メモリＩＣをイネーブルにする。
カードは、入力データと、固有データを比較判定し、そ
の結果により、メモリＩＣをイネーブルにする。
【０００７】
【作用】この発明によるメモリーカードは、入力データ
と、固有データを比較し、一致していればメモリＩＣを
イネーブルにする。
と、固有データを比較し、一致していればメモリＩＣを
イネーブルにする。
【０００８】
実施例１．以下、この発明の一実施例を図について説明
する。図１において１〜７は図３の従来例に示した１〜
７と同様であるので説明を省略する。８は半導体記憶装
置内部に設けた固有データ、９ａ，９ｂは入力データと
固有データ８を比較する論理素子、１０は論理素子９ａ
，９ｂの出力の論理積をとるＡＮＤ回路、１１はＡＮＤ
回路１０の出力を保持させるラッチ回路である。
する。図１において１〜７は図３の従来例に示した１〜
７と同様であるので説明を省略する。８は半導体記憶装
置内部に設けた固有データ、９ａ，９ｂは入力データと
固有データ８を比較する論理素子、１０は論理素子９ａ
，９ｂの出力の論理積をとるＡＮＤ回路、１１はＡＮＤ
回路１０の出力を保持させるラッチ回路である。
【０００９】次に動作について説明する。図３の従来例
に示したものと同じ動作を実施した場合、デコーダ３か
らはメモリＩＣ１が選択されず、スタンバイ状態となり
、入出力信号４はハイインピーダンスとなり、メモリＩ
Ｃ１にはアクセス不可能となる。
に示したものと同じ動作を実施した場合、デコーダ３か
らはメモリＩＣ１が選択されず、スタンバイ状態となり
、入出力信号４はハイインピーダンスとなり、メモリＩ
Ｃ１にはアクセス不可能となる。
【００１０】入出力信号４から任意のデータを入力する
と、論理素子９により、入力データと固有データ８が比
較される。もし不一致であればＡＮＤ回路１０は“Ｌ”
を出力し、デコーダ３からはメモリＩＣ１が選択されず
、スタンバイ状態となり、入出力信号４はハイインピー
ダンスとなり、メモリＩＣ１にはアクセス不可能となる
。
と、論理素子９により、入力データと固有データ８が比
較される。もし不一致であればＡＮＤ回路１０は“Ｌ”
を出力し、デコーダ３からはメモリＩＣ１が選択されず
、スタンバイ状態となり、入出力信号４はハイインピー
ダンスとなり、メモリＩＣ１にはアクセス不可能となる
。
【００１１】もし入力データと固有データ８が一致して
いれば、ＡＮＤ回路１０は“Ｈ”を出力し、デコーダ３
からメモリＩＣ１が選択される。一度ＡＮＤ回路１０か
ら“Ｈ”が出力されると、ラッチ回路１１により保持さ
れ、ＡＮＤ回路１０から“Ｌ”が出力されてもラッチ回
路１１の出力は“Ｈ”を出力する。次に、出力制御信号
５を“Ｌ”，選択信号２を“Ｌ”にすれば、メモリＩＣ
１から書き込み内容が入出力信号４に出力される。
いれば、ＡＮＤ回路１０は“Ｈ”を出力し、デコーダ３
からメモリＩＣ１が選択される。一度ＡＮＤ回路１０か
ら“Ｈ”が出力されると、ラッチ回路１１により保持さ
れ、ＡＮＤ回路１０から“Ｌ”が出力されてもラッチ回
路１１の出力は“Ｈ”を出力する。次に、出力制御信号
５を“Ｌ”，選択信号２を“Ｌ”にすれば、メモリＩＣ
１から書き込み内容が入出力信号４に出力される。
【００１２】実施例２．なお、上記実施例は読み出し専
用メモリーカードについて説明したが、読み書きが可能
なメモリーカードについても、上記実施例と同様な効果
が得られる。図２において１〜８，９ａ，９ｂ，１０，
１１は図１に示した１〜８，９ａ，９ｂ，１０，１１と
同様であるので説明を省略する。メモリＩＣ１にデータ
を書き込む場合、入出力信号４から固有データ８と同じ
データを入力し、デコーダ３からメモリＩＣ１が選択さ
れた状態にしておく。選択信号２及び書き込み信号１２
を“Ｌ”にしてメモリＩＣ１にデータを書き込む。
用メモリーカードについて説明したが、読み書きが可能
なメモリーカードについても、上記実施例と同様な効果
が得られる。図２において１〜８，９ａ，９ｂ，１０，
１１は図１に示した１〜８，９ａ，９ｂ，１０，１１と
同様であるので説明を省略する。メモリＩＣ１にデータ
を書き込む場合、入出力信号４から固有データ８と同じ
データを入力し、デコーダ３からメモリＩＣ１が選択さ
れた状態にしておく。選択信号２及び書き込み信号１２
を“Ｌ”にしてメモリＩＣ１にデータを書き込む。
【００１３】
【発明の効果】以上のようにこの発明によれば、入力デ
ータを判定し、メモリＩＣ１をイネーブルにするように
したので、セキュリティーが守られる効果がある。
ータを判定し、メモリＩＣ１をイネーブルにするように
したので、セキュリティーが守られる効果がある。
【図１】この発明に係るメモリーカードの一実施例によ
る半導体記憶装置の構成を示すブロック図である。
る半導体記憶装置の構成を示すブロック図である。
【図２】この発明の他の実施例による読み書き込み可能
な半導体記憶装置の構成を示すブロック図である。
な半導体記憶装置の構成を示すブロック図である。
【図３】従来の半導体記憶装置の構成を示すブロック図
である。
である。
１ メモリＩＣ
２ 選択信号
３ デコーダ
４ 入出力信号
５ 出力制御信号
６ アドレス信号
７ プログラム信号
８ 固有データ
９ 論理素子
１０ ＡＮＤ回路
１１ ラッチ回路
１２ 書き込み制御信号
Claims (1)
- 【請求項１】 複数個の半導体メモリ及び周辺回路を
有する半導体記憶装置において、内部に設定した固有デ
ータと入力データを比較する論理素子群、ラッチ回路を
設けたことを特徴とするメモリーカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107902A JPH04336694A (ja) | 1991-05-14 | 1991-05-14 | メモリーカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107902A JPH04336694A (ja) | 1991-05-14 | 1991-05-14 | メモリーカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336694A true JPH04336694A (ja) | 1992-11-24 |
Family
ID=14470970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3107902A Pending JPH04336694A (ja) | 1991-05-14 | 1991-05-14 | メモリーカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04336694A (ja) |
-
1991
- 1991-05-14 JP JP3107902A patent/JPH04336694A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6018478A (en) | Random access memory with separate row and column designation circuits for reading and writing | |
| US4748594A (en) | Integrated circuit device having a memory and majority logic | |
| US6778451B2 (en) | Semiconductor memory device for masking all bits in a test write operation | |
| JPH01138694A (ja) | メモリ装置 | |
| JPS58146088A (ja) | メモリ回路 | |
| JPH04336694A (ja) | メモリーカード | |
| JPH04313891A (ja) | Ｉｃカード | |
| JPS623504B2 (ja) | ||
| JPH023164A (ja) | デュアル・ポート・メモリ | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPS62256148A (ja) | 読出し専用メモリ集積回路 | |
| JPH0492290A (ja) | 半導体記憶装置 | |
| JPS5833632B2 (ja) | 半導体記憶装置 | |
| JPH0222473B2 (ja) | ||
| JPH04347786A (ja) | Ｉｃメモリ内蔵記憶媒体 | |
| JPH0785680A (ja) | 半導体メモリ | |
| JPH04105298A (ja) | 半導体メモリ集積回路 | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPH0492289A (ja) | 半導体記憶装置 | |
| JP2001101864A (ja) | 同期型半導体記憶装置 | |
| JPH05258573A (ja) | 半導体記憶装置 | |
| JPH04262433A (ja) | メモリカード | |
| JPH04107658A (ja) | 情報処理装置 | |
| JPH04370856A (ja) | メモリ回路 |