JPH04337625A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04337625A JPH04337625A JP11028391A JP11028391A JPH04337625A JP H04337625 A JPH04337625 A JP H04337625A JP 11028391 A JP11028391 A JP 11028391A JP 11028391 A JP11028391 A JP 11028391A JP H04337625 A JPH04337625 A JP H04337625A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- germanium
- silicon
- implanted
- mobility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、移動度の向上及びリーク電流の低減が
図られるようにしたものである。
法に関し、特に、移動度の向上及びリーク電流の低減が
図られるようにしたものである。
【０００２】
【従来の技術】従来から、ＳｉＨ４ ガスを用いた減圧
ＣＶＤ法により絶縁層上に非晶質シリコン膜を形成した
後に、これを熱処理して多結晶シリコン膜を形成し、そ
して、この多結晶シリコン膜にＭＯＳトランジスタ（薄
膜トランジスタ）を作り込む技術がある。
ＣＶＤ法により絶縁層上に非晶質シリコン膜を形成した
後に、これを熱処理して多結晶シリコン膜を形成し、そ
して、この多結晶シリコン膜にＭＯＳトランジスタ（薄
膜トランジスタ）を作り込む技術がある。
【０００３】しかし、この従来の方法では、完全な非晶
質シリコン膜を形成することができないことから、熱処
理後に得られる多結晶シリコン膜の結晶の粒径が小さく
、その結果、結晶間の界面の総和が大きくなり、その界
面を通じて発生するリーク電流が大きくなってしまうと
いう問題点がある。
質シリコン膜を形成することができないことから、熱処
理後に得られる多結晶シリコン膜の結晶の粒径が小さく
、その結果、結晶間の界面の総和が大きくなり、その界
面を通じて発生するリーク電流が大きくなってしまうと
いう問題点がある。
【０００４】このような問題点を解決するための従来の
方策として、ＳｉＨ４ ガスを用いた減圧ＣＶＤ法によ
り形成したシリコン膜にシリコンイオンを注入して、シ
リコン膜の完全非晶質化を図り、そして、さらにリンイ
オンを注入した後に熱処理を行うことにより、比較的大
粒径の結晶で構成された多結晶シリコン膜を形成すると
いう技術がある。
方策として、ＳｉＨ４ ガスを用いた減圧ＣＶＤ法によ
り形成したシリコン膜にシリコンイオンを注入して、シ
リコン膜の完全非晶質化を図り、そして、さらにリンイ
オンを注入した後に熱処理を行うことにより、比較的大
粒径の結晶で構成された多結晶シリコン膜を形成すると
いう技術がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術にあっては、二度のイオン注入が必要であるた
め、工程数が多くなるという欠点があり、また、リーク
電流の低減は図られるが、シリコンイオンやリンイオン
の注入では、物性的に移動度を上げることはできなかっ
た。
来の技術にあっては、二度のイオン注入が必要であるた
め、工程数が多くなるという欠点があり、また、リーク
電流の低減は図られるが、シリコンイオンやリンイオン
の注入では、物性的に移動度を上げることはできなかっ
た。
【０００６】この発明は、このような従来の技術が有す
る課題に着目してなされたものであって、移動度の向上
及びリーク電流の低減が図られる半導体装置の製造方法
を提供することを目的としている。
る課題に着目してなされたものであって、移動度の向上
及びリーク電流の低減が図られる半導体装置の製造方法
を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の半導体装置の製造方法は、シリコン
膜にゲルマニウムイオンを注入する工程と、前記ゲルマ
ニウムイオンが注入されたシリコン膜を熱処理する工程
と、を備えた。
に、請求項１記載の半導体装置の製造方法は、シリコン
膜にゲルマニウムイオンを注入する工程と、前記ゲルマ
ニウムイオンが注入されたシリコン膜を熱処理する工程
と、を備えた。
【０００８】また、請求項２記載の半導体装置の製造方
法は、上記請求項１記載の半導体装置の製造方法におい
て、予めゲルマニウムを含んでいるシリコン膜にゲルマ
ニウムイオンを注入する。
法は、上記請求項１記載の半導体装置の製造方法におい
て、予めゲルマニウムを含んでいるシリコン膜にゲルマ
ニウムイオンを注入する。
【０００９】
【作用】請求項１記載の発明にあっては、シリコン膜に
ゲルマニウムイオンを注入すると、打ち込まれたゲルマ
ニウムイオンとの衝突により、シリコンが完全に非晶質
化する。
ゲルマニウムイオンを注入すると、打ち込まれたゲルマ
ニウムイオンとの衝突により、シリコンが完全に非晶質
化する。
【００１０】このため、熱処理を行うと、大粒径の結晶
から構成された多結晶シリコン膜が形成される。また、
ゲルマニウムはシリコンよりも移動度が高いので、本発
明により得られたシリコン膜の移動度は高くなる。
から構成された多結晶シリコン膜が形成される。また、
ゲルマニウムはシリコンよりも移動度が高いので、本発
明により得られたシリコン膜の移動度は高くなる。
【００１１】そして、請求項２記載の発明のように、予
めゲルマニウムを含んでいるシリコン膜を用いれば、打
ち込みにより注入されるゲルマニウムが少量であっても
、最終的にシリコン膜に含まれるゲルマニウムが充分な
量になる。
めゲルマニウムを含んでいるシリコン膜を用いれば、打
ち込みにより注入されるゲルマニウムが少量であっても
、最終的にシリコン膜に含まれるゲルマニウムが充分な
量になる。
【００１２】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１（ａ）〜（ｄ）は、本発明に係る半導体装
置の製造方法を適用した薄膜トランジスタの製造工程を
示す断面図である。
明する。図１（ａ）〜（ｄ）は、本発明に係る半導体装
置の製造方法を適用した薄膜トランジスタの製造工程を
示す断面図である。
【００１３】先ず、シリコン基板１の表面にシリコン酸
化膜２を形成し、そのシリコン酸化膜２の表面に、Ｓｉ
２ Ｈ６ ガスを用いた減圧ＣＶＤ法により、シリコン
膜３を堆積する（図１（ａ）参照）。
化膜２を形成し、そのシリコン酸化膜２の表面に、Ｓｉ
２ Ｈ６ ガスを用いた減圧ＣＶＤ法により、シリコン
膜３を堆積する（図１（ａ）参照）。
【００１４】次いで、そのシリコン膜３に、ゲルマニウ
ムイオンをイオン打ち込み法により注入する（図１（ｂ
）参照）。打ち込まれたゲルマニウムイオンは、シリコ
ン膜３を構成するシリコン原子等と衝突を繰り返しつつ
、打ち込み時のエネルギを失って静止するため、シリコ
ン膜３は、欠陥が重なり合い、非晶質状態となる。
ムイオンをイオン打ち込み法により注入する（図１（ｂ
）参照）。打ち込まれたゲルマニウムイオンは、シリコ
ン膜３を構成するシリコン原子等と衝突を繰り返しつつ
、打ち込み時のエネルギを失って静止するため、シリコ
ン膜３は、欠陥が重なり合い、非晶質状態となる。
【００１５】従って、ゲルマニウムイオンの打ち込み量
及び打ち込みエネルギを適宜選定してイオン注入を行う
ことにより、シリコン膜３は、完全に非晶質化される。 そして、所定量のゲルマニウムイオンを注入した後に、
シリコン膜３を熱処理する（図１（ｃ）参照）。
及び打ち込みエネルギを適宜選定してイオン注入を行う
ことにより、シリコン膜３は、完全に非晶質化される。 そして、所定量のゲルマニウムイオンを注入した後に、
シリコン膜３を熱処理する（図１（ｃ）参照）。
【００１６】すると、シリコン膜３は非晶質状態であっ
たため、熱処理後には、大粒径の結晶から構成された多
結晶シリコン膜となる。そして、通常の方法でゲート酸
化膜５，ゲート電極６，ソース７，ドレイン８及び図示
しない配線等を形成して、薄膜トランジスタ９を構成す
る（図１（ｄ）参照）。
たため、熱処理後には、大粒径の結晶から構成された多
結晶シリコン膜となる。そして、通常の方法でゲート酸
化膜５，ゲート電極６，ソース７，ドレイン８及び図示
しない配線等を形成して、薄膜トランジスタ９を構成す
る（図１（ｄ）参照）。
【００１７】図２は、トランジスタのドレイン電流ＩＤ
−ゲート電圧ＶＧ 特性を示していて、実線で示す特
性Ａは、本実施例の工程により製造された薄膜トランジ
スタ９のＩＤ −ＶＧ 特性であり、破線で示す特性Ｂ
は、上記従来の技術で説明したシリコンイオン及びリン
イオンを注入した後に熱処理を行うことにより製造した
トランジスタのＩＤ −ＶＧ 特性である。
−ゲート電圧ＶＧ 特性を示していて、実線で示す特
性Ａは、本実施例の工程により製造された薄膜トランジ
スタ９のＩＤ −ＶＧ 特性であり、破線で示す特性Ｂ
は、上記従来の技術で説明したシリコンイオン及びリン
イオンを注入した後に熱処理を行うことにより製造した
トランジスタのＩＤ −ＶＧ 特性である。
【００１８】先ず、ゲート電圧ＶＧ が０Ｖの時に着目
すると、この時には、チャネルは形成されないから、ド
レイン電流ＩＤ は０になるはずであるが、実際には、
チャネル領域を構成する多結晶シリコンの結晶間の界面
を通じてリーク電流が発生してしまう。
すると、この時には、チャネルは形成されないから、ド
レイン電流ＩＤ は０になるはずであるが、実際には、
チャネル領域を構成する多結晶シリコンの結晶間の界面
を通じてリーク電流が発生してしまう。
【００１９】しかし、本実施例の工程で製造された薄膜
トランジスタ９は、そのチャネル領域を構成する多結晶
シリコンの結晶が大粒径で、それら結晶間の界面の総和
が小さいので、従来の方法で製造したトランジスタに比
べて、リーク電流が小さくなって消費電力が低減される
。
トランジスタ９は、そのチャネル領域を構成する多結晶
シリコンの結晶が大粒径で、それら結晶間の界面の総和
が小さいので、従来の方法で製造したトランジスタに比
べて、リーク電流が小さくなって消費電力が低減される
。
【００２０】一方、ゲート電圧ＶＧ をチャネルが形成
される方向に増大させた時には、ソース７及びドレイン
８間が導通状態となるため、比較的大きなドレイン電流
ＩＤ が流れる。
される方向に増大させた時には、ソース７及びドレイン
８間が導通状態となるため、比較的大きなドレイン電流
ＩＤ が流れる。
【００２１】この場合、薄膜トランジスタ９にあっては
、チャネル領域にシリコンよりも移動度の高いゲルマニ
ウムが注入されているので、チャネル内を電荷が高速で
移動するから、従来のトランジスタに比べて大きなドレ
イン電流ＩＤが流れる。
、チャネル領域にシリコンよりも移動度の高いゲルマニ
ウムが注入されているので、チャネル内を電荷が高速で
移動するから、従来のトランジスタに比べて大きなドレ
イン電流ＩＤが流れる。
【００２２】このように、本実施例によれば、オン・オ
フ比の大きな高性能の薄膜トランジスタ９を製造するこ
とができる。そして、本実施例にあっては、イオン注入
は一度で済むため、従来に比べて工程数が少なくなり、
製造コストの低減等も図られる。
フ比の大きな高性能の薄膜トランジスタ９を製造するこ
とができる。そして、本実施例にあっては、イオン注入
は一度で済むため、従来に比べて工程数が少なくなり、
製造コストの低減等も図られる。
【００２３】なお、移動度の向上は、注入されたゲルマ
ニウムの量に比例するため、目標とする移動度を達成す
るためには、大量のゲルマニウムを注入しなければなら
ない場合も考えられ、その場合、充分な量を確保するに
は、イオン打ち込みに費やされる時間が長くなり過ぎる
恐れがある。
ニウムの量に比例するため、目標とする移動度を達成す
るためには、大量のゲルマニウムを注入しなければなら
ない場合も考えられ、その場合、充分な量を確保するに
は、イオン打ち込みに費やされる時間が長くなり過ぎる
恐れがある。
【００２４】このような場合には、シリコンとゲルマニ
ウムとが混在した混合ガスを用いたＣＶＤ法によりシリ
コン膜３を形成するか、或いは、ターゲットとしてシリ
コンとゲルマニウムとの合金を用いたスパッタリング法
によりシリコン膜３を形成することにより、予めゲルマ
ニウムをシリコン膜３内に含ませておけば、イオン打ち
込みに費やされる時間が短く注入されるゲルマニウムが
少量であっても、最終的にシリコン膜に含まれるゲルマ
ニウムが充分な量になって、目標とする移動度を容易に
達成できる。
ウムとが混在した混合ガスを用いたＣＶＤ法によりシリ
コン膜３を形成するか、或いは、ターゲットとしてシリ
コンとゲルマニウムとの合金を用いたスパッタリング法
によりシリコン膜３を形成することにより、予めゲルマ
ニウムをシリコン膜３内に含ませておけば、イオン打ち
込みに費やされる時間が短く注入されるゲルマニウムが
少量であっても、最終的にシリコン膜に含まれるゲルマ
ニウムが充分な量になって、目標とする移動度を容易に
達成できる。
【００２５】なお、上記実施例では、本発明に係る半導
体装置の製造方法を、薄膜トランジスタ９の製造工程に
適用した場合について説明したが、これに限定されるも
のではなく、他の半導体装置であっても当然に適用可能
である。
体装置の製造方法を、薄膜トランジスタ９の製造工程に
適用した場合について説明したが、これに限定されるも
のではなく、他の半導体装置であっても当然に適用可能
である。
【００２６】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、シリコン膜にゲルマニウムイオンを注入し
た後に熱処理をするようにしたため、移動度が高く且つ
リーク電流の少ない半導体装置を製造できるという効果
がある。
明によれば、シリコン膜にゲルマニウムイオンを注入し
た後に熱処理をするようにしたため、移動度が高く且つ
リーク電流の少ない半導体装置を製造できるという効果
がある。
【００２７】また、請求項２記載の発明によれば、イオ
ン打ち込みにより注入されるゲルマニウムが少量であっ
ても、最終的にシリコン膜に含まれるゲルマニウムが充
分な量になり、目標とする移動度を容易に達成できると
いう効果がある。
ン打ち込みにより注入されるゲルマニウムが少量であっ
ても、最終的にシリコン膜に含まれるゲルマニウムが充
分な量になり、目標とする移動度を容易に達成できると
いう効果がある。
【図１】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図２】ドレイン電流ＩＤ −ゲート電圧ＶＧ 特性を
示すグラフである。
示すグラフである。
１ シリコン基板
２ シリコン酸化膜
３ シリコン膜
５ ゲート酸化膜
６ ゲート電極
７ ソース
８ ドレイン
９ 薄膜トランジスタ
Claims (2)
- 【請求項１】 シリコン膜にゲルマニウムイオンを注
入する工程と、前記ゲルマニウムイオンが注入されたシ
リコン膜を熱処理する工程と、を備えたことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 予めゲルマニウムを含んでいるシリコ
ン膜にゲルマニウムイオンを注入する請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028391A JPH04337625A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028391A JPH04337625A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04337625A true JPH04337625A (ja) | 1992-11-25 |
Family
ID=14531768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11028391A Pending JPH04337625A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04337625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715015A (ja) * | 1993-04-30 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 集積回路の形成方法 |
-
1991
- 1991-05-15 JP JP11028391A patent/JPH04337625A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715015A (ja) * | 1993-04-30 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 集積回路の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4182023A (en) | Process for minimum overlap silicon gate devices | |
| US5736446A (en) | Method of fabricating a MOS device having a gate-side air-gap structure | |
| US4149904A (en) | Method for forming ion-implanted self-aligned gate structure by controlled ion scattering | |
| EP2219209A2 (en) | Method of forming insulating film and method of producing semiconductor device | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPH03119732A (ja) | 半導体デバイスの動作寿命を増すための中性不純物 | |
| US5677213A (en) | Method for forming a semiconductor device having a shallow junction and a low sheet resistance | |
| KR20010082008A (ko) | 누설 접합부를 위해 완전히 비정질화된 소스 및 드레인 | |
| US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
| JPH1050860A (ja) | 半導体装置およびその製造方法 | |
| JPH0552069B2 (ja) | ||
| JPS6038879A (ja) | 半導体装置の製造方法 | |
| CN1182586C (zh) | 轻掺杂漏极结构的低温多晶硅薄膜晶体管及其制作方法 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPS6122669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100555454B1 (ko) | Soi 트랜지스터의 제조방법 | |
| JP3120372B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100196521B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH0346371A (ja) | 半導体装置の製造方法 | |
| CN116959966A (zh) | 位错结构的形成方法 | |
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| JP3120428B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR960015934B1 (ko) | 박막 필름 트랜지스터(tft) 제조방법 | |
| JPH0346272A (ja) | 半導体装置の製造方法 | |
| JPH05121744A (ja) | Ｓｏｉ型半導体装置とその製造方法 |