JPH04337650A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH04337650A JPH04337650A JP10931591A JP10931591A JPH04337650A JP H04337650 A JPH04337650 A JP H04337650A JP 10931591 A JP10931591 A JP 10931591A JP 10931591 A JP10931591 A JP 10931591A JP H04337650 A JPH04337650 A JP H04337650A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- region
- silicon substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 49
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 49
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関するもので、特に素子の分離領域を形成す
る方法に関する。
製造方法に関するもので、特に素子の分離領域を形成す
る方法に関する。
【０００２】
【従来の技術】半導体メモリなどの半導体集積回路装置
においては、複数の能動素子あるいの受動素子が素子分
離領域により互いに分離された状態でシリコン基板上に
配列形成される。この素子分離領域は、一般に選択酸化
法による厚い酸化膜によって構成され、場合によっては
、さらに酸化膜の下のシリコン基板領域にチャンネルス
トッパと称される高濃度の領域が形成される。
においては、複数の能動素子あるいの受動素子が素子分
離領域により互いに分離された状態でシリコン基板上に
配列形成される。この素子分離領域は、一般に選択酸化
法による厚い酸化膜によって構成され、場合によっては
、さらに酸化膜の下のシリコン基板領域にチャンネルス
トッパと称される高濃度の領域が形成される。
【０００３】素子分離領域を形成する方法を図６乃至図
８に示す。まず、シリコン基板１上に、０．１μｍ程度
の薄いシリコン酸化膜２が形成された後、このシリコン
酸化膜２上に選択酸化の際のマスクとなるシリコン窒化
膜３が１μｍ程度に形成される。そして、図１の如くレ
ジスト４を塗布し、このレジスト４を所望のパターンに
露光して素子分離領域を形成しようとする領域に開口部
５を形成する。続いて、開口部５が設けられたレジスト
４をマスクとしてシリコン窒化膜３をエッチングしてシ
リコン酸化膜２を露出させる。そこで、シリコン基板１
と同一導電型の不純物イオン、例えばシリコン基板１が
Ｐ型の場合にはボロン（Ｂ＋）等、Ｎ型の場合にはリン
（Ｐ−）等をレジスト４をマスクとしてシリコン基板１
に注入し、図７に示すように不純物濃度の高い高濃度領
域６を形成する。この後、レジスト４を除去して熱酸化
処理を施すことにより、図８に示すように、シリコン窒
化膜３で被われていないシリコン酸化膜２のみが選択的
に酸化成長されて１．０μｍ程度の厚いシリコン酸化膜
７が形成される。従って、このシリコン酸化膜７及び高
濃度領域６により素子分離領域が構成される。
８に示す。まず、シリコン基板１上に、０．１μｍ程度
の薄いシリコン酸化膜２が形成された後、このシリコン
酸化膜２上に選択酸化の際のマスクとなるシリコン窒化
膜３が１μｍ程度に形成される。そして、図１の如くレ
ジスト４を塗布し、このレジスト４を所望のパターンに
露光して素子分離領域を形成しようとする領域に開口部
５を形成する。続いて、開口部５が設けられたレジスト
４をマスクとしてシリコン窒化膜３をエッチングしてシ
リコン酸化膜２を露出させる。そこで、シリコン基板１
と同一導電型の不純物イオン、例えばシリコン基板１が
Ｐ型の場合にはボロン（Ｂ＋）等、Ｎ型の場合にはリン
（Ｐ−）等をレジスト４をマスクとしてシリコン基板１
に注入し、図７に示すように不純物濃度の高い高濃度領
域６を形成する。この後、レジスト４を除去して熱酸化
処理を施すことにより、図８に示すように、シリコン窒
化膜３で被われていないシリコン酸化膜２のみが選択的
に酸化成長されて１．０μｍ程度の厚いシリコン酸化膜
７が形成される。従って、このシリコン酸化膜７及び高
濃度領域６により素子分離領域が構成される。
【０００４】
【発明が解決しようとする課題】しかしながら、高濃度
領域６を形成したシリコン基板１に対してシリコン酸化
膜２を選択酸化するための熱酸化処理を施すことになる
ため、高濃度領域６の不純物イオンが熱拡散されて広が
り、素子領域にまで高濃度領域が達することになる。従
って、素子分離領域に隣接する素子、特にＭＯＳトラン
ジスタのチャネル幅に影響を及ぼし、素子特性を設計値
から外れたものにする虞が生じる。
領域６を形成したシリコン基板１に対してシリコン酸化
膜２を選択酸化するための熱酸化処理を施すことになる
ため、高濃度領域６の不純物イオンが熱拡散されて広が
り、素子領域にまで高濃度領域が達することになる。従
って、素子分離領域に隣接する素子、特にＭＯＳトラン
ジスタのチャネル幅に影響を及ぼし、素子特性を設計値
から外れたものにする虞が生じる。
【０００５】そこで、シリコン酸化膜２を選択酸化して
厚いシリコン酸化膜７を形成した後に、シリコン酸化膜
７を通して不純物イオンの注入を行って高濃度領域６を
形脊することも考えられるが、厚いシリコン酸化膜７を
通過できる高エネルギーの不純物イオンがシリコン酸化
膜７下のシリコン基板領域に注入されるため、素子領域
での不純物濃度が高くなり、接合部分の耐圧の低下や、
ＭＯＳトランジスタのバックゲート効果の増大を招くこ
とになる。
厚いシリコン酸化膜７を形成した後に、シリコン酸化膜
７を通して不純物イオンの注入を行って高濃度領域６を
形脊することも考えられるが、厚いシリコン酸化膜７を
通過できる高エネルギーの不純物イオンがシリコン酸化
膜７下のシリコン基板領域に注入されるため、素子領域
での不純物濃度が高くなり、接合部分の耐圧の低下や、
ＭＯＳトランジスタのバックゲート効果の増大を招くこ
とになる。
【０００６】そこで本発明は、素子分離領域から素子領
域への不純物イオンの拡散や素子領域の不純物イオン濃
度の上昇を防止することを目的とする。
域への不純物イオンの拡散や素子領域の不純物イオン濃
度の上昇を防止することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、複数の半導体素子がシリコン基板上に素子分離領域
を介して配列形成される半導体集積回路装置の製造方法
において、上記シリコン基板上に薄い第１酸化膜を介し
て窒化膜及び第２酸化膜が形成された後に上記第１酸化
膜を露出させる開口部を上記窒化膜及び第２酸化膜の特
定領域に形成する工程と、上記開口部に露出する上記第
１酸化膜あるいは上記シリコン基板表面を選択的に酸化
成長する工程と、上記開口部から上記第１酸化膜を通し
て上記シリコン基板と同一導電型の不純物イオンを注入
し、選択酸化された上記第１酸化膜の下の上記シリコン
基板領域に高濃度領域を形成する工程と、さらに、レジ
ストを塗布して表面が平坦なレジスト層を形成し、この
レジスト層表面を均一にエッチングして上記第２酸化膜
を露出させた後に上記第２酸化膜を除去する工程と、を
含み、選択酸化された上記第１酸化膜と上記高濃度領域
とにより素子分離を成すことにある。
解決するために成されたもので、その特徴とするところ
は、複数の半導体素子がシリコン基板上に素子分離領域
を介して配列形成される半導体集積回路装置の製造方法
において、上記シリコン基板上に薄い第１酸化膜を介し
て窒化膜及び第２酸化膜が形成された後に上記第１酸化
膜を露出させる開口部を上記窒化膜及び第２酸化膜の特
定領域に形成する工程と、上記開口部に露出する上記第
１酸化膜あるいは上記シリコン基板表面を選択的に酸化
成長する工程と、上記開口部から上記第１酸化膜を通し
て上記シリコン基板と同一導電型の不純物イオンを注入
し、選択酸化された上記第１酸化膜の下の上記シリコン
基板領域に高濃度領域を形成する工程と、さらに、レジ
ストを塗布して表面が平坦なレジスト層を形成し、この
レジスト層表面を均一にエッチングして上記第２酸化膜
を露出させた後に上記第２酸化膜を除去する工程と、を
含み、選択酸化された上記第１酸化膜と上記高濃度領域
とにより素子分離を成すことにある。
【０００８】
【作用】本発明によれば、選択酸化された厚い酸化膜を
通して不純物イオンを注入する際に、注入用のマスクと
して素子分離領域以外の領域（素子領域）に窒化膜及び
酸化膜が厚く形成されるため、高エネルギーの不純物イ
オンは酸化膜から窒化膜の部分で止まりシリコン基板に
達することがなくなる。このため、シリコン基板の不純
物イオン濃度の上昇が抑圧される。
通して不純物イオンを注入する際に、注入用のマスクと
して素子分離領域以外の領域（素子領域）に窒化膜及び
酸化膜が厚く形成されるため、高エネルギーの不純物イ
オンは酸化膜から窒化膜の部分で止まりシリコン基板に
達することがなくなる。このため、シリコン基板の不純
物イオン濃度の上昇が抑圧される。
【０００９】また、不純物イオンの注入の際のマスクと
なる酸化膜が、レジスト層を表面るら均一にエッチング
する所謂レジストエッチバックにより開口部内の酸化膜
を保護するレジスト層を設けた状態でエッチング除去さ
れるため、素子分離領域を成す酸化膜に影響を与えるこ
となく窒化膜上の酸化膜のみが除去される。
なる酸化膜が、レジスト層を表面るら均一にエッチング
する所謂レジストエッチバックにより開口部内の酸化膜
を保護するレジスト層を設けた状態でエッチング除去さ
れるため、素子分離領域を成す酸化膜に影響を与えるこ
となく窒化膜上の酸化膜のみが除去される。
【００１０】
【実施例】本発明の製造方法の一実施例を図１乃至図５
に示す。シリコン基板１０上には、薄いシリコン酸化膜
１１を介してシリコン窒化膜１２及び厚いシリコン酸化
膜１３が形成される。このシリコン酸化膜１３は、例え
ばＣＶＤ法により１．０μｍ程度に形成される。そこで
図１に示すように、シリコン酸化膜１３上にレジスト１
４を塗布し、このレジスト１４を所定のマスクにより露
光現像して素子分離領域を形成する領域に対応した開口
部１５を形成する。続いて、図２に示すようにレジスト
１４を等方的にエッチングして０．３〜０．４μｍ除去
し、このレジスト１４をマスクとしてシリコン酸化膜１
３を反応性イオンエッチングにより除去してシリコン窒
化膜１２の端部を露出させる。従って、シリコン窒化膜
１２とシリコン酸化膜１３と間に段差が形成される。次
に、レジスト１４を除去した後に、図３に示すように開
口部１５に露出するシリコン基板１０表面（薄いシリコ
ン酸化膜１１はシリコン酸化膜１３のエッチング時に除
去されている）を選択的に熱酸化して素子分離領域を成
す１．０μｍ程度の厚いシリコン酸化膜１７を形成する
。この熱酸化においては、シリコン酸化膜１３も同時に
酸化成長されることになるが、シリコン窒化膜１２とシ
リコン酸化膜１３との間に形成された段差の作用により
、酸化成長したシリコン酸化膜１３が開口部１５内には
み出すことはない。そして、シリコン基板１０と同一導
電型の不純物イオンをシリコン酸化膜１３及びシリコン
窒化膜１２をマスクとしてシリコン基板１０に注入して
高濃度領域１６を形成する。この注入は、シリコン酸化
膜１７を透過できるような高エネルギーを有する不純物
イオンにより行われ、素子分離領域ではシリコン酸化膜
１７を透過してシリコン基板１０に不純物イオンが注入
されるが、素子領域ではシリコン酸化膜１３及びシリコ
ン窒化膜１２で不襲物イオンが遮蔽される。即ち、素子
分離領域を成すシリコン酸化膜１７の形成時にシリコン
酸化膜１３が熱酸化されてさらに厚くなり、シリコン酸
化膜１７を透過する高エネルギーの不純物イオンであっ
てもシリコン酸化膜１３を透過しにくくなることに加え
て、シリコン酸化膜１３を透過した僅かな不純物イオン
もシリコン窒化膜１２で遮蔽されるため、シリコン基板
１０に達する不純物イオンは殆どなくなる。
に示す。シリコン基板１０上には、薄いシリコン酸化膜
１１を介してシリコン窒化膜１２及び厚いシリコン酸化
膜１３が形成される。このシリコン酸化膜１３は、例え
ばＣＶＤ法により１．０μｍ程度に形成される。そこで
図１に示すように、シリコン酸化膜１３上にレジスト１
４を塗布し、このレジスト１４を所定のマスクにより露
光現像して素子分離領域を形成する領域に対応した開口
部１５を形成する。続いて、図２に示すようにレジスト
１４を等方的にエッチングして０．３〜０．４μｍ除去
し、このレジスト１４をマスクとしてシリコン酸化膜１
３を反応性イオンエッチングにより除去してシリコン窒
化膜１２の端部を露出させる。従って、シリコン窒化膜
１２とシリコン酸化膜１３と間に段差が形成される。次
に、レジスト１４を除去した後に、図３に示すように開
口部１５に露出するシリコン基板１０表面（薄いシリコ
ン酸化膜１１はシリコン酸化膜１３のエッチング時に除
去されている）を選択的に熱酸化して素子分離領域を成
す１．０μｍ程度の厚いシリコン酸化膜１７を形成する
。この熱酸化においては、シリコン酸化膜１３も同時に
酸化成長されることになるが、シリコン窒化膜１２とシ
リコン酸化膜１３との間に形成された段差の作用により
、酸化成長したシリコン酸化膜１３が開口部１５内には
み出すことはない。そして、シリコン基板１０と同一導
電型の不純物イオンをシリコン酸化膜１３及びシリコン
窒化膜１２をマスクとしてシリコン基板１０に注入して
高濃度領域１６を形成する。この注入は、シリコン酸化
膜１７を透過できるような高エネルギーを有する不純物
イオンにより行われ、素子分離領域ではシリコン酸化膜
１７を透過してシリコン基板１０に不純物イオンが注入
されるが、素子領域ではシリコン酸化膜１３及びシリコ
ン窒化膜１２で不襲物イオンが遮蔽される。即ち、素子
分離領域を成すシリコン酸化膜１７の形成時にシリコン
酸化膜１３が熱酸化されてさらに厚くなり、シリコン酸
化膜１７を透過する高エネルギーの不純物イオンであっ
てもシリコン酸化膜１３を透過しにくくなることに加え
て、シリコン酸化膜１３を透過した僅かな不純物イオン
もシリコン窒化膜１２で遮蔽されるため、シリコン基板
１０に達する不純物イオンは殆どなくなる。
【００１１】そして、図４に示すように、シリコン酸化
膜１３上に表面が平坦となるレジスト１８を塗布し、こ
の表面を反応性イオンエッチングにより均一にエッチン
グ（エッチバック）してシリコン酸化膜１３を露出させ
た後に、シリコン酸化膜１３をエッチング除去する。こ
のエッチング処理の際には、シリコン酸化膜１３の開口
部１５に残されているレジスト１８によりシリコン酸化
膜１７が保護される。シリコン酸化膜１３を除去した後
、シリコン酸化膜１７上に残されたレジスト１８を除去
し、さらにシリコン窒化膜１２をエッチング除去して図
５に示す素子分離領域を得る。
膜１３上に表面が平坦となるレジスト１８を塗布し、こ
の表面を反応性イオンエッチングにより均一にエッチン
グ（エッチバック）してシリコン酸化膜１３を露出させ
た後に、シリコン酸化膜１３をエッチング除去する。こ
のエッチング処理の際には、シリコン酸化膜１３の開口
部１５に残されているレジスト１８によりシリコン酸化
膜１７が保護される。シリコン酸化膜１３を除去した後
、シリコン酸化膜１７上に残されたレジスト１８を除去
し、さらにシリコン窒化膜１２をエッチング除去して図
５に示す素子分離領域を得る。
【００１２】以上のような工程によれば、高濃度領域１
６を形成した後に熱酸化処理を施すことがないため、高
濃度領域１６が熱拡散されず、素子分離領域から素子領
域に拡がるのが防止される。そして、素子分離領域に不
純物イオンを注入する際、素子分離領域以外の領域がシ
リコン酸化膜１３及びシリコン窒化膜１２でマスクされ
るため、不純物イオンの注入によるシリコン基板１０の
不純物濃度の上昇を防止することができる。
６を形成した後に熱酸化処理を施すことがないため、高
濃度領域１６が熱拡散されず、素子分離領域から素子領
域に拡がるのが防止される。そして、素子分離領域に不
純物イオンを注入する際、素子分離領域以外の領域がシ
リコン酸化膜１３及びシリコン窒化膜１２でマスクされ
るため、不純物イオンの注入によるシリコン基板１０の
不純物濃度の上昇を防止することができる。
【００１３】
【発明の効果】本発明によれば、素子分離領域に形成さ
れる高濃度領域の不純物イオンが広がって素子領域に影
響を与えることがなくなり、素子領域に形成されるＭＯ
Ｓトランジスタのチャネル幅が狭くなることによる狭チ
ャネル効果の増大を防止することができる。従って、設
計値に従った素子特性を得ることができる。
れる高濃度領域の不純物イオンが広がって素子領域に影
響を与えることがなくなり、素子領域に形成されるＭＯ
Ｓトランジスタのチャネル幅が狭くなることによる狭チ
ャネル効果の増大を防止することができる。従って、設
計値に従った素子特性を得ることができる。
【００１４】また、素子領域のシリコン基板の不純物濃
度の上昇を抑圧することにより、征合部分の耐圧低下を
防止すると共に、ＭＯＳトランジスタのバックゲート効
果の増大を防止して、信頼性の向上をすることができる
。
度の上昇を抑圧することにより、征合部分の耐圧低下を
防止すると共に、ＭＯＳトランジスタのバックゲート効
果の増大を防止して、信頼性の向上をすることができる
。
【図１】本発明の半導体集積回路装置の製造方法の第１
工程を示す断面図である。
工程を示す断面図である。
【図２】本発明の半導体集積回路装置の製造方法の第２
工程を示す断面図である。
工程を示す断面図である。
【図３】本発明の半導体集積回路装置の製造方法の第３
工程を示す断面図である。
工程を示す断面図である。
【図４】本発明の半導体集積回路装置の製造方法の第４
工程を示す断面図である。
工程を示す断面図である。
【図５】本発明の半導体集積回路装置の製造方法の第５
工程を示す断面図である。
工程を示す断面図である。
【図６】従来の半導体集積回路装置の製造方法の第１工
程を示す断面図である。
程を示す断面図である。
【図７】従来の半導体集積回路装置の製造方法の第２工
程を示す断面図である。
程を示す断面図である。
【図８】従来の半導体集積回路装置の製造方法の第３工
程を示す断面図である。
程を示す断面図である。
１、１０ シリコン基板
２、７、１１、１３、１７ シリコン酸化膜３、１２
シリコン窒化膜 ４、１４、１８ レジスト ５、１５ 開口部 ６、１６ 高濃度領域
シリコン窒化膜 ４、１４、１８ レジスト ５、１５ 開口部 ６、１６ 高濃度領域
Claims (2)
- 【請求項１】 複数の半導体素子がシリコン基板上に
素子分離領域を介して配列形成される半導体集積回路装
置の製造方法において、上記シリコン基板上に薄い第１
酸化膜を介して窒化膜及び第２酸化膜が形成された後に
上記第１酸化膜を露出させる開口部を上記窒化膜及び第
２酸化膜の特定領域に形成する工程と、上記開口部に露
出する上記第１酸化膜あるいは上記シリコン基板表面を
選択的に酸化成長する工程と、上記開口部から上記第１
酸化膜を通してシリコン基板と同一導電型の不純物イオ
ンを注入し、選択酸化された上記第１酸化膜の下の上記
シリコン基板領域に高濃度領域を形成する工程と、さら
に、レジストを塗布して表面が平坦なレジスト層を形成
し、このレジスト層表面を均一にエッチングして上記第
２酸化膜を露出させた後に上記第２酸化膜を除去する工
程と、を含み、選択酸化された上記第１酸化膜と上記高
濃度領域とにより素子分離を成すことを特徴とする半導
体集積回路の製造方法。 - 【請求項２】 上記窒化膜及び上記第２酸化膜に上記
第１酸化膜を露出する開口部を形成した後に、この開口
部を形成する際のマスクとなるレジスト層を等方的にエ
ッチングして上記開口部を広げ、この開口部内に露出す
る上記第１酸化膜を除去して上記窒化膜との間に段差を
形成する工程を含むことを特徴とする請求項１記載の半
導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10931591A JPH04337650A (ja) | 1991-05-14 | 1991-05-14 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10931591A JPH04337650A (ja) | 1991-05-14 | 1991-05-14 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04337650A true JPH04337650A (ja) | 1992-11-25 |
Family
ID=14507099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10931591A Pending JPH04337650A (ja) | 1991-05-14 | 1991-05-14 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04337650A (ja) |
-
1991
- 1991-05-14 JP JP10931591A patent/JPH04337650A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| JP3141446B2 (ja) | 半導体装置の製造方法 | |
| JP4505349B2 (ja) | 半導体装置の製造方法 | |
| JPS60193371A (ja) | 半導体装置の製造方法 | |
| US6291284B1 (en) | Method of fabricating semiconductor device | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPH04337650A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| KR960006428B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| JPH088401A (ja) | 半導体装置の製造方法 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPH01137645A (ja) | 半導体装置の製造方法 | |
| KR100202642B1 (ko) | 모스형 트랜지스터 및 그 제조 방법 | |
| KR0172749B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100198673B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| JPH04350953A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 |