JPH04343476A - 金属酸化物半導体電界効果型トランジスタ回路 - Google Patents

金属酸化物半導体電界効果型トランジスタ回路

Info

Publication number
JPH04343476A
JPH04343476A JP4041884A JP4188492A JPH04343476A JP H04343476 A JPH04343476 A JP H04343476A JP 4041884 A JP4041884 A JP 4041884A JP 4188492 A JP4188492 A JP 4188492A JP H04343476 A JPH04343476 A JP H04343476A
Authority
JP
Japan
Prior art keywords
region
field effect
conductivity type
oxide semiconductor
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4041884A
Other languages
English (en)
Other versions
JP3262579B2 (ja
Inventor
Frederick P Jones
フレデリック・ピーター・ジョーンズ
Joseph A Yedinak
ジョセフ・アンドリュー・エディナック
John M S Neilson
ジョン・マーニング・セッビジ・ネイルソン
Robert S Wrathall
ロバート・ステファン・ラサール
Jeffrey G Mansmann
ジェフリー・ジェラード・マンスマン
Claire E Jackoski
クレール・エリザベス・ジャコスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JPH04343476A publication Critical patent/JPH04343476A/ja
Application granted granted Critical
Publication of JP3262579B2 publication Critical patent/JP3262579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は金属酸化物半導体電界効
果型トランジスタ（ＭＯＳＦＥＴ）回路に関し、特に、
一体化された回路を有する電力用垂直拡散ＭＯＳ（ＶＤ
ＭＯＳ）トランジスタに関する。
【０００２】
【発明の背景】１つの型の電力用ＭＯＳＦＥＴトランジ
スタは垂直拡散ＭＯＳ（ＶＤＭＯＳ）トランジスタとし
て知られている。この型のトランジスタは、１９８６年
１２月２３日にＪ．Ｍ．Ｓ　　Ｎｅｉｌｓｏｎ等に与え
られた米国特許第４．６３１．５６４号，発明の名称「
電力用ＭＯＳ半導体装置のゲートシールド構造」に記載
されている。
【０００３】種々の構成の電界効果トランジスタは、以
下の特許によって示されるように、この技術分野の従来
技術分野から知ることができる。
【０００４】Ｈｏｎｄａの米国特許第４．３９４．５９
０号は、高電圧動作を可能にする電界効果型トランジス
タの直列構成を提供する発明を教示しており、抵抗／コ
ンデンサバイアス回路がその回路の高周波動作を可能に
するために利用されている。ツェナーダイオードは、電
界効果型トランジスタのゲート電極とソース電極の間に
含まれており、ゲート電極とソース電極の間の破壊電圧
より小さくなるように選択されたツェナー電圧に電極間
の電圧を限定することによって保護する。
【０００５】Ｏ’Ｃｏｎｎｏｒ等の米国特許第４．５９
０．３９５号は、バイポーラトランジスタを駆動するＦ
ＥＴトランジスタを含む回路を教示している。ツェナー
ダイオード４２はＦＥＴトランジスタのゲートと、並列
抵抗４１ａとコンデンサ４１の共通接続との間に接続さ
れている。ツェナーダイオード４２はバイポーラトラン
ジスタ３８とスピードアップコンデンサ４１の間の充放
電通路を提供し、それによってトランジスタ３８の高速
オン，及び高速オフを提供する。
【０００６】Ｍａｊｕｍｄａｒ等の米国特許第４．６７
２．２４５号は、バイポーラトランジスタ３を駆動する
ＭＯＳＦＥＴトランジスタ２を含む高周波電力用スイッ
チング装置を開示しており、１つのドライバによってそ
の装置をオン，オフするためにツェナーダイオードと、
バイポーラ３のベース電極とＭＯＳＦＥＴ２のゲート電
極の間に接続された２つの他のダイオード７，８との組
み合わせを含む回路を有する。そのダイオードは非飽和
領域でバイポーラトランジスタが動作できるようにし、
それによってバイポーラトランジスタ３の蓄積時間を減
少する一方、逆バイアスの安全な動作領域を拡大する。 この方法において、比較的高い電流電圧状態において高
速動作が得られ、それによって装置の周波数応答を高め
る。
【０００７】Ｕｅｎｏ等の米国特許第４．８０１．９８
３号は、スイッチング回路に含まれる電界効果型トラン
ジスタのソース電極とドレイン電極の間に接続されたシ
ョットキーダイオードを含む一方向性スイッチング回路
を教示している。ショットキーダイオードは、関連する
ＦＥＴと直列回路において接続され、一方向性電流を提
供し、その回路のスイッチング動作を高めるために電荷
蓄積効果を実質的に減少する。
【０００８】Ｃｏｇａｎの米国特許第４．８１１．０６
５号は、共通基板上で垂直ＤＭＯＳトランジスタとショ
ットキーダイオードの組み合わせを教示している。ＤＭ
ＯＳトランジスタの断面は図６に示され、その等価回路
が図７に示されている。ショットキーダイオードは効果
においてＤＭＯＳトランジスタのボデー（ｂｏｄｙ）ダ
イオードにかけて並列に接続されており、ボデーダイオ
ードが順方向にバイアスされるのを妨げ、それによって
ボデーダイオードが順方向バイアス状態，或いは導通状
態から逆方向バイアス状態，或いは非導通状態に回復す
るのに必要な回復時間を減少する。高いｄｖ／ｄｔ動作
状態のときにボデーダイオードを流れる電流を反転する
ためにその方法でショットキーダイオードを使用するこ
とによってＤＭＯＳトランジスタのオンが高められる。 その理由は少数キャリアが再結合するためにＰＮボデー
ダイオードへ流れることができないためである。更に、
ショットキーダイオードの使用により、ＤＭＯＳトラン
ジスタのソースボデー領域，及びドレインによって形成
された寄生バイポーラ接合トランジスタはオンできず、
それによってバイポーラ接合トランジスタの二次破壊を
防ぐ。更に、この特許の図５は望ましくないｄｖ／ｄｔ
のオンを避けるために、ＤＭＯＳトランジスタと組み合
わせて使用される外部ダイオードを含む回路を開示して
いる。図５に示すされるように、外部ダイオードはＤＭ
ＯＳトランジスタと並列に接続され、低電圧ショットキ
ーダイオードがＤＭＯＳトランジスタと直列に接続され
ている。この方法において、並列接続シリコンダイオー
ドだけが導通し、それによってボデーダイオードを流れ
る電流を反転し、ボデーダイオードを介する電流の導通
によってもたらされる望ましくない蓄積時間を妨げる。
【０００９】Ｍｉｈａｒａの米国特許第４．８９３．１
５８号は、２つの電界効果型トランジスタ１４，１６の
間の主電流通路において接続されたインダクタンス２８
を含むゲート駆動回路を開示しており、電力スイッチン
グ装置の入力コンデンサが駆動され、インダクタンス２
８が駆動トランジスタに接続された電源電圧の約２倍に
ゲート電圧を増加するためのオンの間に共振回路を提供
する。ショットキーダイオード３０は電源ＶＳ　，及び
ＦＥＴ１４の間に接続され、入力コンデンサが電源に逆
放電するのを防ぐ。
【００１０】一体ドライバを有する垂直電力用ＭＯＳＦ
ＥＴの設計，及び構成は、１９８６年のＭＩＴが著作権
を有するＪ．Ｂ．Ｂｅｒｎｓｔｅｉｎの論文「一体ドラ
イバを有する垂直電力用ＭＯＳＦＥＴの設計，及び構成
」に記載されている。
【００１１】一般に、この型の電力用装置において内蔵
回路の機能は典型的にはダイオード横型バイポーラトラ
ンジスタ，及び標準電力用ＭＯＳ装置を形成するために
使用されるＮ＋　ソースとＰボデー拡散から形成される
Ｎ＋　／Ｐ接合を有する横型ＭＯＳ装置を利用すること
により提供される。
【００１２】知られているように、寄生垂直ＮＰＮトラ
ンジスタは、また、ＶＤＭＯＳ構造によって形成される
。この型の装置の欠点は寄生バイポーラ垂直ＮＰＮトラ
ンジスタの高利得から生じるｄｖ／ｄｔ能力の減少であ
る。典型的にはこのトランジスタの存在は標準ＶＤＭＯ
Ｓ装置において重要な問題を提起するものではなく、そ
の理由はＮ＋　ソース拡散がＰ＋　ボデー領域にそれを
接続する金属導体によって短絡させられるためである。 寄生バイポーラＮＰＮトランジスタの利得はそれによっ
て減少し、従って、ｄｖ／ｄｔ性能は低下しない。
【００１２】
【発明の概要】本発明の１つの実施例によると、モノリ
シック半導体装置は第１と第２の主電極と制御電極を有
するＶＤＭＯＳトランジスタと、第１と第２の主電極と
制御電極を有する横型ＭＯＳＦＥＴを有し、横型ＭＯＳ
ＦＥＴの第１と第２の電極の１つはＶＤＭＯＳトランジ
スタの第１と第２の主電極のドーピング濃度より低いド
ーピング濃度を有する
【００１３】本発明の他の実施例によると、低い濃度を
有するその１つの電極は、ＶＤＭＯＳトランジスタの制
御電極に接続される。
【００１４】本発明の更に他の実施例によると、その１
つの電極はその１つの電極とショットキーバリアダイオ
ードを形成する金属接続によってＶＤＭＯＳトランジス
タの制御電極に接続されている。
【００１５】本発明の更に他の実施例によると、横型Ｍ
ＯＳＦＥＴの他の電極はＶＤＭＯＳトランジスタの第１
，及び第２の電極の１つに接続されている。
【００１６】本発明のもう１つの実施例によると、モノ
リシック半導体装置は第１の導電型の材料から形成され
、その上方領域がその下方領域より低い不純物のドーピ
ング濃度を有する基板と、その基板の上方領域に形成さ
れた第２の導電型の材料の第１の領域と、周りに第２の
導電材料の環状リングを形成するように第２の導電型の
領域に形成された第１の導電型材料の第２の領域と、基
板の上方領域に形成された第２の導電型材料の第３の領
域と、第２の導電型の第３の領域に形成された第２の領
域より低いドーピング濃度を有する第１の導電型材料の
第４の領域と、第４の領域の周りに第２の導電型材料の
環状リングを形成するために第２の導電型の第３の領域
に形成された第１の導電型材料の第５の領域と、環状リ
ングのそれぞれの少なくとも一部の上に位置するゲート
酸化物層と、それとショットキーバリアダイオードを形
成するために第４の領域の少なくとも一部に接触する金
属導体と、ゲート酸化物の少なくとも一部の上に位置す
るゲート電極を有する。
【００１７】本発明の更に他の特徴によると、金属導体
はゲート電極と接触する。
【００１８】
【実施例】図１の回路は本発明が実施される構成を示し
、主ＭＯＳＦＥＴＱ１の構成は端子Ｄ，Ｓ，及びＧ１に
それぞれ接続されたドレイン，ソース，及び制御電極を
有する。制御ＭＯＳＦＥＴＱ２はＭＯＳＦＥＴＱ１のゲ
ートとソースの電極にそれぞれ接続されたドレインとソ
ースの電極を有する。Ｑ２の制御電極は端子Ｇ２に接続
され、Ｑ１とＱ２は共にＧ２に加えられる入力基準信号
を提供するため、主電流搬送端子Ｓ，及び補助，或いは
ケルビン型接続端子Ｓｋ　に接続された基板を有した同
じモノリシック構造に形成されている。Ｑ１は垂直装置
，或いはＶＤＭＯＳとして形成されているが、Ｑ２は横
型装置として形成されており、典型的にはＱ１を形成す
る同じ拡散を利用する。同じ方法でダイオード，及びバ
イポーラトランジスタのような他の装置が同じモノリシ
ック構造において形成できる。
【００１９】動作においてＱ１がオフになると、Ｑ２を
オンすることによってスピードアップされる。Ｑ１のゲ
ートが個有抵抗とインダクタンスを有する点においてこ
れは特に有効であり、そのため、Ｇ１に加えられている
制御電圧がＱ１の大きなゲート領域の電位に比較的遅い
効果を有する。Ｑ２がＱ１にモノリシック的に集積され
ているので、外部通路の抵抗とインダクタンスが減じら
れ、それによってＱ１のゲートを放電するのに必要な時
間を有意義に減ずる。
【００２０】しかし、前述されたように寄生垂直ＮＰＮ
トランジスタはＭＯＳＦＥＴのＮ＋　ソースとＰボデー
拡散とによって形成される。このトランジスタは典型的
に比較的高い利得を示し、高いｄｖ／ｄｔによってダメ
ージを受ける。そのようなダメージの機構は急速に上昇
する電圧が寄生バイポーラにベース電流として作用する
偏位電流を発生し、高電圧において高い電流密度にそれ
をオンし、寄生バイポーラの電力取扱い能力を向上させ
、それによってそれにダメージを与える。この装置を存
在させるための主たる理由は、本質的に高いｄｖ／ｄｔ
を発生する高速スイッチングを実施しようとするもので
あるから、全体の構造がダメージなしに高いｄｖ／ｄｔ
にさらされても耐えれることが必要である。
【００２１】本発明によると、Ｑ２のソースとドレイン
の電極を形成するＮ＋　拡散はＮ−　拡散、すなわち、
低い不純物濃度を有する拡散で置換される。金属導体と
比較的軽くドープされた半導体領域の間にショットキー
バリア型ダイオードを形成することが可能である。その
ようなダイオードＤｓ　はそれによって図２に示される
ようにＧ１とＱ２のドレイン電極の間の接続に形成され
る。
【００２２】動作においては、より高い抵抗率のＮ材料
はエミッタ効果をもたらし、その結果、寄生垂直ＮＰＮ
トランジスタの電流利得が図１に示された構成の対応す
る装置の利得に比較して低くなる。更に、ショットキー
ダイオードＤｓ　は寄生ＮＰＮのエミッタベース接合が
順方向にバイアスされるとき、すなわち、この寄生ＮＰ
Ｎトランジスタが導通になってその電流利得を更に減ず
るとき、逆方向にバイアスされるように構成される。寄
生ＮＰＮトランジスタの利得が減じ、ショットキーダイ
オードの付加電圧降下により全体の装置のｄｖ／ｄｔ能
力は他の性能パラメータの有意義な低下をもたらすこと
なく高い値に回復する。
【００２３】図３は本発明の実施例に基づく半導体構造
，及び集積回路の一部を形成する半導体構造の断面を示
す。Ｐ型，及びＮ型の導電材料はここではＰ，及びＮの
材料としてそれぞれ述べられている。各場合の有効な装
置はこの技術分野において知られている方法においてそ
れぞれ複数の類似する装置の並列接続を含む。ドレイン
コンタクト２はＮ＋　基板４をその上に形成しており、
その上方領域６は低いドーピング濃度Ｎ−　であり、そ
こに形成されＰ＋　ウェル８を有する。Ｎ＋　領域１０
はＰ＋　ウェル８に形成され、Ｑ１のようなＶＤＭＯＳ
トランジスタの主電極の１つを形成する。ゲート酸化物
層１２はＶＤＭＯＳトランジスタのチャンネル領域上に
形成され、この上に多結晶シリコンのゲート電極１４が
形成される。
【００２４】他のＰウェル１６は基板４の一部６に形成
され、そこに横型ＭＯＳＦＥＴ、例えば、Ｑ２が形成さ
れている。Ｐウェル１６に形成されたＮ＋領域１８はソ
ース領域を構成し、Ｎ−　領域２０は横型ＭＯＳＦＥＴ
のドレイン領域を構成する。ゲート電極２２は横型ＭＯ
ＳＦＥＴのチャンネル領域上のゲート酸化物層の上に形
成されている。説明したように、Ｎ−ドレイン領域２０
への金属接続は本発明に基づいてそれと一緒にショット
キーバリアを形成する。図３において、２４は横型ＭＯ
ＳＦＥＴのゲート電極に接触するゲート端子金属の開口
であり、２６は横型ＭＯＳＦＥＴのドレインに接触する
ＶＤＭＯＳのゲートに対するゲート端子金属接続の開口
であり、２８はＶＤＭＯＳのゲート電極に接触するゲー
ト端子金属の開口である。
【００２５】本発明の実施例は例示の目的のために上述
された。しかし、その実施例は限定する意味を有してお
らず、技術分野の通常の知識を有する者は本発明の基本
的概念から逸脱せずに，或いは請求項の精神，及び範囲
から逸脱せずにその実施例を修正する方法を認識できる
。例えば、実施例は特定の導電型に関して説明されたが
、相対的導電型が同じである限り、他の導電型が使用さ
れても良い。請求項はそのような修正を含むものとして
理解される。
【図面の簡単な説明】
【図１】本発明の理解を助ける回路構成の説明図を示す
。
【図２】本発明を実施する回路構成の説明図を示す。
【図３】本発明に組み合わされた電力用ＭＯＳＦＥＴの
一部の断面斜視図を示す。
【符号の説明】
２　　　　　　ドレインコンタクト　　　　　　　　　
　　　４　　　　　　Ｎ＋　基板 ６　　　　　　上方領域　　　　　　　　　　　　　　
　　　　　　　　８　　　　　　Ｐ＋　ウェル １０　　　　Ｎ＋　領域　　　　　　　　　　　　　　
　　　　　　　　１２　　　　ゲート酸化物層 １４　　　　ゲート電極　　　　　　　　　　　　　　
　　　　　　１６　　　　Ｐウェル １８　　　　Ｎ＋　領域　　　　　　　　　　　　　　
　　　　　　　　２０　　　　ドレイン領域 ２２　　　　ゲート電極　　　　　　　　　　　　　　
　　　　　　２２，２４，２６　　　　　　開口

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】　　第１と第２の主電極と制御電極を有す
    るＶＤＭＯＳトランジスタと、第１と第２の主電極と制
    御電極を有し、前記第１と第２の電極の１つは前記ＶＤ
    ＭＯＳトランジスタの前記第１と第２の主電極のドーピ
    ング濃度より低いドーピング濃度を有する横型ＭＯＳＦ
    ＥＴを含むことを特徴とする金属酸化物半導体電界効果
    型トランジスタ回路。
  2. 【請求項２】　　低い濃度を有する前記１つの電極は、
    前記ＶＤＭＯＳトランジスタの前記制御電極に接続され
    ている構成の請求項１の金属酸化物半導体電界効果型ト
    ランジスタ回路。
  3. 【請求項３】　　前記１つの電極は、前記１つの電極と
    共にショットキーバリアダイオードを形成する金属接続
    によって前記ＶＤＭＯＳトランジスタの前記制御電極に
    接続される構成の請求項２の金属酸化物半導体電界効果
    型トランジスタ回路。
  4. 【請求項４】　　前記横型ＭＯＳＦＥＴの他の電極は、
    前記ＶＤＭＯＳトランジスタの前記第１，及び第２の電
    極の１つに接続されている構成の請求項３の金属酸化物
    半導体電界効果型トランジスタ回路。
  5. 【請求項５】　　上方領域が下方領域より低い不純物の
    ドーピング濃度を有するＮ＋　型材料の基板と、前記基
    板の前記上方領域に形成されたＰ＋　型材料の第１の領
    域と、周囲にＰ＋　の環状リングを形成するようにＰ＋
    　の前記領域に形成されたＮ＋　材料の第２の領域と、
    前記基板の前記上方領域に形成されたＰ＋　型の材料の
    第３の領域と、Ｐ＋　の前記第３の領域に形成されたＮ
    −　の材料の第４の領域と、前記第４の領域の周りにＰ
    ＋　の環状リングを形成するようにＰ＋　の前記第３の
    領域に形成されたＮ＋　の材料の第５の領域と、前記環
    状リングのそれぞれの少なくとも一部の上に位置するゲ
    ート酸化物層と、前記第４の領域の少なくとも一部に接
    触する金属導体手段と、前記ゲート酸化物の少なくとも
    一部の上に位置するゲート電極層を含むことを特徴とす
    る金属酸化物半導体電界効果型トランジスタ回路。
  6. 【請求項６】　　前記金属導体手段が、前記ゲート電極
    に接触する構成の請求項５の金属酸化物半導体電界効果
    型トランジスタ回路。
  7. 【請求項７】　　上方領域が下方領域より低い不純物の
    ドーピング濃度を有する第１の導電型材料の基板と、前
    記基板の前記上方領域に形成された第２の導電型材料の
    第１の領域と、周囲に前記第２の導電型材料の環状リン
    グを形成するように前記第２の導電型の前記第１の領域
    に形成された前記第１の導電型材料の第２の領域と、前
    記基板の前記上方領域に形成された前記第２の導電型材
    料の第３の領域と、前記第２の導電型の前記第３の領域
    に形成された前記第２の領域より低いドーピング濃度を
    有する前記第１の導電型材料の第４の領域と、前記第４
    の領域の周囲に第２の導電型材料の環状リングを形成す
    るように前記第２の導電型の前記第３の領域に形成され
    た前記第１の導電型材料の第５の領域と、前記環状リン
    グのそれぞれの少なくとも一部の上に位置するゲート酸
    化物層と、前記第４の領域の少なくとも一部に接触する
    金属導体手段と、前記ゲート酸化物の少なくとも一部の
    上に位置するゲート電極層を含むことを特徴とする金属
    酸化物半導体電界効果型トランジスタ回路。
  8. 【請求項８】　　前記金属導体手段が、前記ゲート電極
    と接触する構成の請求項７の金属酸化物半導体電界効果
    型トランジスタ回路。
JP04188492A 1991-03-20 1992-01-31 金属酸化物半導体電界効果型トランジスタ回路 Expired - Fee Related JP3262579B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/672,243 US5164802A (en) 1991-03-20 1991-03-20 Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US07/672,243 1991-03-20

Publications (2)

Publication Number Publication Date
JPH04343476A true JPH04343476A (ja) 1992-11-30
JP3262579B2 JP3262579B2 (ja) 2002-03-04

Family

ID=24697748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04188492A Expired - Fee Related JP3262579B2 (ja) 1991-03-20 1992-01-31 金属酸化物半導体電界効果型トランジスタ回路

Country Status (4)

Country Link
US (1) US5164802A (ja)
EP (1) EP0505191B1 (ja)
JP (1) JP3262579B2 (ja)
DE (1) DE69212868T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311594A (ja) * 2001-11-07 2006-11-09 Internatl Rectifier Corp Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278443A (en) * 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
US5486715A (en) * 1993-10-15 1996-01-23 Ixys Corporation High frequency MOS device
JP3272242B2 (ja) * 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
US5698454A (en) * 1995-07-31 1997-12-16 Ixys Corporation Method of making a reverse blocking IGBT
US6727527B1 (en) 1995-07-31 2004-04-27 Ixys Corporation Reverse blocking IGBT
US20040061170A1 (en) * 1995-07-31 2004-04-01 Ixys Corporation Reverse blocking IGBT
JP3214343B2 (ja) * 1996-03-25 2001-10-02 富士電機株式会社 絶縁ゲート型サイリスタ
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
US6784489B1 (en) 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
US5900663A (en) * 1998-02-07 1999-05-04 Xemod, Inc. Quasi-mesh gate structure for lateral RF MOS devices
JP3817380B2 (ja) * 1999-01-14 2006-09-06 ローム株式会社 絶縁ゲート型半導体装置
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6504208B2 (en) 2001-02-27 2003-01-07 International Business Machines Corporation Power MOSFET device, structures employing the same and methods of fabrication
US6936908B2 (en) * 2001-05-03 2005-08-30 Ixys Corporation Forward and reverse blocking devices
JP2002373989A (ja) 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7986005B2 (en) * 2007-07-27 2011-07-26 Infineon Technologies Austria Ag Short circuit limiting in power semiconductor devices
US7492212B1 (en) * 2007-08-21 2009-02-17 Infineon Technologies Ag Adaptive capacitance for transistor
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
WO2013177552A1 (en) 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981001924A1 (fr) * 1979-12-28 1981-07-09 Int Rectifier Corp Jp Ltd Configuration de circuit de transistor a effet de champ
GB2111745B (en) * 1981-12-07 1985-06-19 Philips Electronic Associated Insulated-gate field-effect transistors
US4590395A (en) * 1984-07-20 1986-05-20 Honeywell Inc. FET-bipolar drive circuit
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
JPS61107813A (ja) * 1984-10-30 1986-05-26 Mitsubishi Electric Corp 半導体装置
JPH0760854B2 (ja) * 1985-08-30 1995-06-28 株式会社日立製作所 一方向導通形スイツチング回路
JPH0693512B2 (ja) * 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
GB8713388D0 (en) * 1987-06-08 1987-07-15 Philips Electronic Associated Semiconductor device
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
JPH0687504B2 (ja) * 1988-04-05 1994-11-02 株式会社東芝 半導体装置
US4967109A (en) * 1989-12-08 1990-10-30 General Electric Company High efficiency gate driver circuit for a high frequency converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311594A (ja) * 2001-11-07 2006-11-09 Internatl Rectifier Corp Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
EP0505191A1 (en) 1992-09-23
DE69212868T2 (de) 1997-02-27
DE69212868D1 (de) 1996-09-26
US5164802A (en) 1992-11-17
JP3262579B2 (ja) 2002-03-04
EP0505191B1 (en) 1996-08-21

Similar Documents

Publication Publication Date Title
JP3262579B2 (ja) 金属酸化物半導体電界効果型トランジスタ回路
JP3325736B2 (ja) 絶縁ゲート型半導体装置
JP6117640B2 (ja) 半導体装置及び駆動システム
US5444272A (en) Three-terminal thyristor with single MOS-gate controlled characteristics
JP2692350B2 (ja) Ｍｏｓ型半導体素子
JP2982785B2 (ja) デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ
JPH08102539A (ja) パワーｍｏｓｆｅｔ
JP2000156495A (ja) 高耐圧横型半導体装置
US5903034A (en) Semiconductor circuit device having an insulated gate type transistor
US11562995B2 (en) Semiconductor integrated circuit
JP3665367B2 (ja) 半導体装置
JP3201213B2 (ja) 半導体装置およびその制御方法
US20050072990A1 (en) Semiconductor device and driving circuit for semiconductor device
JP3663258B2 (ja) 制御回路内蔵絶縁ゲート型半導体装置
JPH0758326A (ja) センサ素子付き半導体装置
JP2980106B2 (ja) 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品
JPH04280670A (ja) スイッチ回路およびゲート電圧クランプ型半導体装置
JP6370952B2 (ja) 半導体装置
JP2728453B2 (ja) 出力回路
JP3182862B2 (ja) 半導体装置
JP3199857B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
JP4106804B2 (ja) 集積回路用保護装置
JP3089911B2 (ja) 半導体装置
JPS61225854A (ja) 半導体装置
JPH11186569A (ja) 横型ダイオード

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees