JPH04344962A - 端末制御方法及び端末装置 - Google Patents
端末制御方法及び端末装置Info
- Publication number
- JPH04344962A JPH04344962A JP3117196A JP11719691A JPH04344962A JP H04344962 A JPH04344962 A JP H04344962A JP 3117196 A JP3117196 A JP 3117196A JP 11719691 A JP11719691 A JP 11719691A JP H04344962 A JPH04344962 A JP H04344962A
- Authority
- JP
- Japan
- Prior art keywords
- main
- communication path
- abnormality information
- circuit
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主通信パスと前記主通
信パスとは別個に設けられた補助通信パスとによってホ
ストに接続された端末装置の制御方式及び端末装置に関
する。
信パスとは別個に設けられた補助通信パスとによってホ
ストに接続された端末装置の制御方式及び端末装置に関
する。
【０００２】近年におけるコンピュータシステムの大規
模化及び広域化にともなって、ホストによって遠隔地に
接続された多数の端末装置を制御し管理できるシステム
が要求されており、この要求に答えるためにリモートタ
イプの端末装置が提案されている。
模化及び広域化にともなって、ホストによって遠隔地に
接続された多数の端末装置を制御し管理できるシステム
が要求されており、この要求に答えるためにリモートタ
イプの端末装置が提案されている。
【０００３】このようなシステムにおいては、システム
全体の信頼性及び保守性を確保することが極めて重要で
あるため、端末装置又は主通信パスに異常が発生した場
合においても、その異常状態をホスト側において把握で
きることが望まれている。
全体の信頼性及び保守性を確保することが極めて重要で
あるため、端末装置又は主通信パスに異常が発生した場
合においても、その異常状態をホスト側において把握で
きることが望まれている。
【０００４】
【従来の技術】従来のリモートタイプの端末装置には、
１系統の通信パスのみを持つもの、及び主通信パスと補
助通信パスとの２系統の通信パスを持つものとがある。
１系統の通信パスのみを持つもの、及び主通信パスと補
助通信パスとの２系統の通信パスを持つものとがある。
【０００５】しかし、これらいずれの端末装置において
も、端末装置の動作状態に関する情報を端末装置のメイ
ン回路（制御装置本体）の制御によってホストへ伝送す
るようになっている。
も、端末装置の動作状態に関する情報を端末装置のメイ
ン回路（制御装置本体）の制御によってホストへ伝送す
るようになっている。
【０００６】つまり、端末装置の動作状態に関する情報
をホストに伝送するためには、端末装置のメイン回路が
正常に動作している必要があった。
をホストに伝送するためには、端末装置のメイン回路が
正常に動作している必要があった。
【０００７】
【発明が解決しようとする課題】したがって、従来の端
末装置では、端末装置のメイン回路に異常（エラー）が
発生した場合には、その異常情報をホストに伝送するこ
とができない。
末装置では、端末装置のメイン回路に異常（エラー）が
発生した場合には、その異常情報をホストに伝送するこ
とができない。
【０００８】そのため、ホスト側においては、端末装置
が正常である場合にはその動作状態を把握することがで
きるが、異常となった場合には、異常状態の内容、又は
異常状態であることをも把握することができず、システ
ムの信頼性及び保守性の点で問題があった。
が正常である場合にはその動作状態を把握することがで
きるが、異常となった場合には、異常状態の内容、又は
異常状態であることをも把握することができず、システ
ムの信頼性及び保守性の点で問題があった。
【０００９】本発明は、上述の問題に鑑み、端末装置の
メイン回路に異常が発生した場合においても、ホスト側
において端末装置の動作状態を把握することのできる端
末制御方式及び端末装置を提供することを目的としてい
る。
メイン回路に異常が発生した場合においても、ホスト側
において端末装置の動作状態を把握することのできる端
末制御方式及び端末装置を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】請求項１の発明に係る方
式は、上述の課題を解決するため、図１に示すように、
主通信パス５ａと前記主通信パス５ａとは別個に設けら
れた補助通信パス５ｂとによってホスト３に接続された
端末装置４を制御するための方式であって、前記端末装
置４に、前記主通信パス５ａに接続されるメイン回路６
とは独立して動作する監視回路８を設けておき、前記監
視回路８によって、前記メイン回路６のメインデータバ
ス６ａ上に出力される当該端末装置４の異常情報を監視
し、得られた異常情報を前記監視回路８が前記補助通信
パス５ｂによって前記ホスト３に伝送する。
式は、上述の課題を解決するため、図１に示すように、
主通信パス５ａと前記主通信パス５ａとは別個に設けら
れた補助通信パス５ｂとによってホスト３に接続された
端末装置４を制御するための方式であって、前記端末装
置４に、前記主通信パス５ａに接続されるメイン回路６
とは独立して動作する監視回路８を設けておき、前記監
視回路８によって、前記メイン回路６のメインデータバ
ス６ａ上に出力される当該端末装置４の異常情報を監視
し、得られた異常情報を前記監視回路８が前記補助通信
パス５ｂによって前記ホスト３に伝送する。
【００１１】請求項２の発明に係る装置は、前記主通信
パス５ａに接続されるメイン回路６とは独立して動作す
る監視回路８が設けられており、前記監視回路８は、前
記メイン回路６のメインデータバス６ａに接続され当該
メインデータバス６ａ上に出力される当該端末装置４の
異常情報を取り込んで格納するための異常情報監視レジ
スタ１３と、前記異常情報監視レジスタ１３に格納され
た異常情報を前記補助通信パス５ｂによって前記ホスト
３に伝送するためのシリアルパラレル変換部１４とを有
して構成される。
パス５ａに接続されるメイン回路６とは独立して動作す
る監視回路８が設けられており、前記監視回路８は、前
記メイン回路６のメインデータバス６ａに接続され当該
メインデータバス６ａ上に出力される当該端末装置４の
異常情報を取り込んで格納するための異常情報監視レジ
スタ１３と、前記異常情報監視レジスタ１３に格納され
た異常情報を前記補助通信パス５ｂによって前記ホスト
３に伝送するためのシリアルパラレル変換部１４とを有
して構成される。
【００１２】請求項３の発明に係る装置は、前記主通信
パス５ａに接続されるメイン回路６と、前記メイン回路
６のメインデータバス６ａに接続され当該端末装置４の
異常情報を表示する操作パネル７と、前記メイン回路６
とは独立して動作する監視回路８とを有し、前記監視回
路８は、前記メイン回路６のメインデータバス６ａに接
続され前記操作パネル７に表示される異常情報を取り込
んで格納するための異常情報監視レジスタ１３と、前記
異常情報監視レジスタ１３に格納された異常情報を前記
補助通信パス５ｂによって前記ホスト３に伝送するため
のシリアルパラレル変換部１４と、前記異常情報監視レ
ジスタ１３及び前記シリアルパラレル変換部１４を制御
するプロセッサ１１とを有して構成される。
パス５ａに接続されるメイン回路６と、前記メイン回路
６のメインデータバス６ａに接続され当該端末装置４の
異常情報を表示する操作パネル７と、前記メイン回路６
とは独立して動作する監視回路８とを有し、前記監視回
路８は、前記メイン回路６のメインデータバス６ａに接
続され前記操作パネル７に表示される異常情報を取り込
んで格納するための異常情報監視レジスタ１３と、前記
異常情報監視レジスタ１３に格納された異常情報を前記
補助通信パス５ｂによって前記ホスト３に伝送するため
のシリアルパラレル変換部１４と、前記異常情報監視レ
ジスタ１３及び前記シリアルパラレル変換部１４を制御
するプロセッサ１１とを有して構成される。
【００１３】請求項４の発明に係る装置は、図２に示す
ように、前記異常情報監視レジスタ１３は、前記操作パ
ネルへ７の異常情報の書き込み信号を検出してラッチ信
号を出力するデコーダ２１と、前記メインデータバス６
ａに接続され当該メインデータバス６ａ上に出力される
異常情報を前記ラッチ信号によってラッチするレジスタ
２２とを有して構成される。
ように、前記異常情報監視レジスタ１３は、前記操作パ
ネルへ７の異常情報の書き込み信号を検出してラッチ信
号を出力するデコーダ２１と、前記メインデータバス６
ａに接続され当該メインデータバス６ａ上に出力される
異常情報を前記ラッチ信号によってラッチするレジスタ
２２とを有して構成される。
【００１４】
【作用】監視回路８は、メイン回路６において生成した
異常情報を監視し、メイン回路６のメインデータバス６
ａを介して異常情報監視レジスタ１３に格納する。
異常情報を監視し、メイン回路６のメインデータバス６
ａを介して異常情報監視レジスタ１３に格納する。
【００１５】異常情報監視レジスタ１３に格納された異
常情報は、プロセッサ１１によって読み取られ、その内
容に応じて補助通信パス５ｂを介してホスト３に伝送さ
れる。
常情報は、プロセッサ１１によって読み取られ、その内
容に応じて補助通信パス５ｂを介してホスト３に伝送さ
れる。
【００１６】異常情報監視レジスタ１３への異常情報の
格納に当たり、デコーダ２１が、メイン回路６による操
作パネル７への異常情報の書き込み信号を検出し、その
検出タイミングで、レジスタ２２が異常情報をラッチす
る。
格納に当たり、デコーダ２１が、メイン回路６による操
作パネル７への異常情報の書き込み信号を検出し、その
検出タイミングで、レジスタ２２が異常情報をラッチす
る。
【００１７】
【実施例】図１は本発明に係るコンピュータシステム１
のブロック図である。
のブロック図である。
【００１８】コンピュータシステム１は、ホスト３、端
末装置４、ホスト３と端末装置４の間を接続する主通信
パス５ａ及び補助通信パス５ｂからなっている。
末装置４、ホスト３と端末装置４の間を接続する主通信
パス５ａ及び補助通信パス５ｂからなっている。
【００１９】端末装置４は、メイン回路６、操作パネル
７、及び監視回路８などから構成されている。
７、及び監視回路８などから構成されている。
【００２０】メイン回路６は、端末装置本来の機能を実
現するための回路であり、ＣＰＵ（中央処理装置）、主
メモリ、周辺機器のインタフェース回路、主通信パス５
ａとの接続のための通信制御回路などを有している。ま
た、これらは、メイン回路６内において、メインデータ
バス６ａ、メインアドレスバス６ｂなどによって接続さ
れている。
現するための回路であり、ＣＰＵ（中央処理装置）、主
メモリ、周辺機器のインタフェース回路、主通信パス５
ａとの接続のための通信制御回路などを有している。ま
た、これらは、メイン回路６内において、メインデータ
バス６ａ、メインアドレスバス６ｂなどによって接続さ
れている。
【００２１】操作パネル７は、適当なインタフェース回
路を介してメインデータバス６ａに接続されており、オ
ペレータが端末装置４に対する種々の指令やデータを与
えるための操作キー、及びオペレータに対して種々の表
示を行うための表示部７ａが設けられている。
路を介してメインデータバス６ａに接続されており、オ
ペレータが端末装置４に対する種々の指令やデータを与
えるための操作キー、及びオペレータに対して種々の表
示を行うための表示部７ａが設けられている。
【００２２】監視回路８は、メイン回路６のメインデー
タバス６ａ上に出力される異常情報を監視するためのも
のであり、メイン回路６とは独立して動作する。つまり
、メイン回路６のＣＰＵや主メモリなどの異常によって
機能が低下し又は停止した場合であっても、監視回路８
は、監視回路専用のＣＰＵ１１によって独自に処理を行
えるようになっている。
タバス６ａ上に出力される異常情報を監視するためのも
のであり、メイン回路６とは独立して動作する。つまり
、メイン回路６のＣＰＵや主メモリなどの異常によって
機能が低下し又は停止した場合であっても、監視回路８
は、監視回路専用のＣＰＵ１１によって独自に処理を行
えるようになっている。
【００２３】監視回路８は、マイクロプロセッサからな
るＣＰＵ１１、メモリ１２、異常情報監視レジスタ１３
、シリアルパラレル変換回路１４などを有しており、こ
れらの間はローカルデータバス１１ａによって互いに接
続されている。
るＣＰＵ１１、メモリ１２、異常情報監視レジスタ１３
、シリアルパラレル変換回路１４などを有しており、こ
れらの間はローカルデータバス１１ａによって互いに接
続されている。
【００２４】メモリ１２は、ＲＯＭ及びＲＡＭからなり
、ＣＰＵ１１の処理のためのプログラム、その他のプロ
グラムやデータを格納する。
、ＣＰＵ１１の処理のためのプログラム、その他のプロ
グラムやデータを格納する。
【００２５】異常情報監視レジスタ１３は、メインデー
タバス６ａ及びメインアドレスバス６ｂなどに接続され
ており、操作パネル７の表示部７ａに表示される異常情
報をメインデータバス６ａから取り込んで格納する。
タバス６ａ及びメインアドレスバス６ｂなどに接続され
ており、操作パネル７の表示部７ａに表示される異常情
報をメインデータバス６ａから取り込んで格納する。
【００２６】シリアルパラレル変換回路１４は、異常情
報監視レジスタ１３に格納された異常情報を補助通信パ
ス５ｂによってホスト３に伝送するためのものである。
報監視レジスタ１３に格納された異常情報を補助通信パ
ス５ｂによってホスト３に伝送するためのものである。
【００２７】ＣＰＵ１１は、メモリ１２に格納されたプ
ログラムにしたがって処理を行い、異常情報監視レジス
タ１３に格納された異常情報を適当周期でチェックし、
必要に応じてシリアルパラレル変換回路１４及び補助通
信パス５ｂを介してホスト３へその異常情報を伝送する
他、監視回路８の全体を制御する。
ログラムにしたがって処理を行い、異常情報監視レジス
タ１３に格納された異常情報を適当周期でチェックし、
必要に応じてシリアルパラレル変換回路１４及び補助通
信パス５ｂを介してホスト３へその異常情報を伝送する
他、監視回路８の全体を制御する。
【００２８】主通信パス５ａは、ホスト３とメイン回路
６との間において種々のデータ伝送を行うための伝送路
である。補助通信パス５ｂは、主通信パス５ａとは別に
設けられた補助的な伝送路であり、端末装置４の異常情
報、端末装置４の電源回路の制御に関する情報などが、
例えばＨＤＬＣ手順によって伝送される。
６との間において種々のデータ伝送を行うための伝送路
である。補助通信パス５ｂは、主通信パス５ａとは別に
設けられた補助的な伝送路であり、端末装置４の異常情
報、端末装置４の電源回路の制御に関する情報などが、
例えばＨＤＬＣ手順によって伝送される。
【００２９】図２は異常情報監視レジスタ１３の構成の
一例を示すブロック図である。
一例を示すブロック図である。
【００３０】異常情報監視レジスタ１３は、メイン側デ
コーダ２１、メイン側レジスタ２２、ローカル側デコー
ダ２３、ローカル側レジスタ２４などからなっている。
コーダ２１、メイン側レジスタ２２、ローカル側デコー
ダ２３、ローカル側レジスタ２４などからなっている。
【００３１】メイン側デコーダ２１には、メイン回路６
のメインアドレスバス６ｂ及びメインライト信号Ｓ１が
接続されており、メイン回路６が操作パネル７に対して
表示部７ａに表示すべき異常情報を書き込む際に、それ
を検出してラッチ信号Ｓ２を出力する。
のメインアドレスバス６ｂ及びメインライト信号Ｓ１が
接続されており、メイン回路６が操作パネル７に対して
表示部７ａに表示すべき異常情報を書き込む際に、それ
を検出してラッチ信号Ｓ２を出力する。
【００３２】メイン側レジスタ２２は、メインデータバ
ス６ａに接続されており、メインデータバス６ａ上に出
力される異常情報を、メイン側デコーダ２１からのラッ
チ信号Ｓ２によってラッチする。
ス６ａに接続されており、メインデータバス６ａ上に出
力される異常情報を、メイン側デコーダ２１からのラッ
チ信号Ｓ２によってラッチする。
【００３３】メイン側レジスタ２２は、例えば異常情報
が３桁の英数字を表示するための３バイトのコードデー
タである場合に、その全ビット数に等しい個数のフリッ
プフロップから構成される。
が３桁の英数字を表示するための３バイトのコードデー
タである場合に、その全ビット数に等しい個数のフリッ
プフロップから構成される。
【００３４】ローカル側デコーダ２３には、監視回路８
のローカルアドレスバス１１ｂ及びローカルリード信号
Ｓ４が接続されており、ＣＰＵ１１がローカル側デコー
ダ２３を読み出すための指令を出した際に、それを検出
してイネーブル信号Ｓ３を出力する。
のローカルアドレスバス１１ｂ及びローカルリード信号
Ｓ４が接続されており、ＣＰＵ１１がローカル側デコー
ダ２３を読み出すための指令を出した際に、それを検出
してイネーブル信号Ｓ３を出力する。
【００３５】ローカル側レジスタ２４は、メイン側レジ
スタ２２と同様の構成のレジスタであり、メイン側レジ
スタ２２に異常情報がラッチされた後に、その異常情報
がそのままメイン側レジスタ２２から転送されて格納さ
れる。ローカル側レジスタ２４に格納された異常情報は
、ローカル側デコーダ２３からのイネーブル信号Ｓ３に
よってローカルデータバス１１ａ上に読み出される。
スタ２２と同様の構成のレジスタであり、メイン側レジ
スタ２２に異常情報がラッチされた後に、その異常情報
がそのままメイン側レジスタ２２から転送されて格納さ
れる。ローカル側レジスタ２４に格納された異常情報は
、ローカル側デコーダ２３からのイネーブル信号Ｓ３に
よってローカルデータバス１１ａ上に読み出される。
【００３６】ＣＰＵ１１は、ローカルデータバス１１ａ
を通じてローカル側レジスタ２４から読み出された異常
情報の内容を判断し、必要に応じて補助通信パス５ｂを
介してホスト３へ伝送する。
を通じてローカル側レジスタ２４から読み出された異常
情報の内容を判断し、必要に応じて補助通信パス５ｂを
介してホスト３へ伝送する。
【００３７】異常情報として、例えば、メイン回路６の
主メモリの不良、メイン回路６に接続された外部記憶装
置の異常などがある。通常において、これらの異常が検
出された場合には、メイン回路６が主通信パス５ａを介
してその異常情報をホスト３に伝送するとともに、操作
パネル７の表示部７ａに表示する。このときに、監視回
路８においても、ＣＰＵ１１が異常情報監視レジスタ１
３を介してその内容を取り込む。
主メモリの不良、メイン回路６に接続された外部記憶装
置の異常などがある。通常において、これらの異常が検
出された場合には、メイン回路６が主通信パス５ａを介
してその異常情報をホスト３に伝送するとともに、操作
パネル７の表示部７ａに表示する。このときに、監視回
路８においても、ＣＰＵ１１が異常情報監視レジスタ１
３を介してその内容を取り込む。
【００３８】そこで、もし、異常情報の内容が、メイン
回路６自体の異常、主通信パス５ａの異常などであって
、そのためメイン回路６の通常の処理によっては異常情
報をホスト３に伝送できないものであるとＣＰＵ１１が
判断した場合に、ＣＰＵ１１がその異常情報を適当なフ
ォーマットにまとめ、補助通信パス５ｂを介してホスト
３に伝送するのである。
回路６自体の異常、主通信パス５ａの異常などであって
、そのためメイン回路６の通常の処理によっては異常情
報をホスト３に伝送できないものであるとＣＰＵ１１が
判断した場合に、ＣＰＵ１１がその異常情報を適当なフ
ォーマットにまとめ、補助通信パス５ｂを介してホスト
３に伝送するのである。
【００３９】このような異常情報は、上述したように比
較的簡単なデータであるから、メイン回路６が異常状態
であった場合においても、表示部７ａへの表示及び異常
情報監視レジスタ１３によるデータの取り込みには支障
のない場合が多い。
較的簡単なデータであるから、メイン回路６が異常状態
であった場合においても、表示部７ａへの表示及び異常
情報監視レジスタ１３によるデータの取り込みには支障
のない場合が多い。
【００４０】したがって、上述の実施例によると、端末
装置４のメイン回路６に異常が発生した場合においても
、監視回路８によってその異常情報をホスト３に伝送す
ることができ、ホスト３側において端末装置４の動作状
態を常に把握することができる。
装置４のメイン回路６に異常が発生した場合においても
、監視回路８によってその異常情報をホスト３に伝送す
ることができ、ホスト３側において端末装置４の動作状
態を常に把握することができる。
【００４１】そのため、端末装置４が遠隔地に設置され
ていても、ホスト３側において常に端末装置４の動作状
態を知ることができ、これによって保守を迅速に行うこ
とができるので、システムの信頼性の向上を図ることが
できる。
ていても、ホスト３側において常に端末装置４の動作状
態を知ることができ、これによって保守を迅速に行うこ
とができるので、システムの信頼性の向上を図ることが
できる。
【００４２】上述の実施例においては、メイン回路６が
表示部７ａに表示すべき異常情報をメインデータバス６
ａを介して書き込む際に、その異常情報を異常情報監視
レジスタ１３に取り込むようにしたが、表示部７ａが設
けられていない場合であっても、メインデータバス６ａ
に出力された異常情報を異常情報監視レジスタ１３に取
り込むようにすればよい。
表示部７ａに表示すべき異常情報をメインデータバス６
ａを介して書き込む際に、その異常情報を異常情報監視
レジスタ１３に取り込むようにしたが、表示部７ａが設
けられていない場合であっても、メインデータバス６ａ
に出力された異常情報を異常情報監視レジスタ１３に取
り込むようにすればよい。
【００４３】上述の実施例においては、ＣＰＵ１１がロ
ーカル側レジスタ２４の内容を定期的にチェックするよ
うにしたが、ローカル側レジスタ２４に新しい異常情報
が書き込まれたことを検出する検出回路を設け、その検
出回路によってＣＰＵ１１に割り込みをかけるようにし
てもよい。
ーカル側レジスタ２４の内容を定期的にチェックするよ
うにしたが、ローカル側レジスタ２４に新しい異常情報
が書き込まれたことを検出する検出回路を設け、その検
出回路によってＣＰＵ１１に割り込みをかけるようにし
てもよい。
【００４４】上述の実施例においては、メイン側レジス
タ２２及びローカル側レジスタ２４の２つのレジスタに
よって２つの異常情報を保持するように構成したが、こ
れらの中間に別のレジスタを追加し又はそれらのレジス
タの容量を増やすなどによって、３つ以上の異常情報を
保持することも可能である。
タ２２及びローカル側レジスタ２４の２つのレジスタに
よって２つの異常情報を保持するように構成したが、こ
れらの中間に別のレジスタを追加し又はそれらのレジス
タの容量を増やすなどによって、３つ以上の異常情報を
保持することも可能である。
【００４５】上述の実施例において、端末装置４、監視
回路８、又は異常情報監視レジスタ１３の構成、又はこ
れらの各部の構成は、上述した以外に種々変更すること
ができる。
回路８、又は異常情報監視レジスタ１３の構成、又はこ
れらの各部の構成は、上述した以外に種々変更すること
ができる。
【００４６】本発明は、磁気テープ装置、磁気ディスク
装置、プリンタ装置、又はファイリング装置など、特定
の機能のみを有する端末装置にも適用することができる
。
装置、プリンタ装置、又はファイリング装置など、特定
の機能のみを有する端末装置にも適用することができる
。
【００４７】
【発明の効果】本発明によると、端末装置のメイン回路
に異常が発生した場合においても、ホスト側において端
末装置の動作状態を把握することができる。
に異常が発生した場合においても、ホスト側において端
末装置の動作状態を把握することができる。
【００４８】請求項３の発明によると、メイン回路６に
よって操作パネル７に表示する異常情報を異常情報監視
レジスタ１３に取り込むようにしたので、メイン回路６
からの異常情報の取り込みを容易に行うことができる。
よって操作パネル７に表示する異常情報を異常情報監視
レジスタ１３に取り込むようにしたので、メイン回路６
からの異常情報の取り込みを容易に行うことができる。
【００４９】請求項４の発明によると、簡単な回路構成
によって、メインデータバス６ａに出力される異常情報
をレジスタ２２に容易にラッチさせることができる。
によって、メインデータバス６ａに出力される異常情報
をレジスタ２２に容易にラッチさせることができる。
【図１】本発明に係る端末装置を用いたコンピュータシ
ステムのブロック図である。
ステムのブロック図である。
【図２】異常情報監視レジスタの構成の一例を示すブロ
ック図である。
ック図である。
３ ホスト
４ 端末装置
５ａ 主通信パス
５ｂ 補助通信パス
６ メイン回路
６ａ メインデータバス
７ 操作パネル
８ 監視回路
１１ ＣＰＵ（プロセッサ）
１３ 異常情報監視レジスタ
１４ シリアルパラレル変換回路
Claims (4)
- 【請求項１】主通信パス（５ａ）と前記主通信パス（５
ａ）とは別個に設けられた補助通信パス（５ｂ）とによ
ってホスト（３）に接続された端末装置（４）を制御す
るための方式であって、前記端末装置（４）に、前記主
通信パス（５ａ）に接続されるメイン回路（６）とは独
立して動作する監視回路（８）を設けておき、前記監視
回路（８）によって、前記メイン回路（６）のメインデ
ータバス（６ａ）上に出力される当該端末装置（４）の
異常情報を監視し、得られた異常情報を前記監視回路（
８）が前記補助通信パス（５ｂ）によって前記ホスト（
３）に伝送することを特徴とする端末制御方式。 - 【請求項２】主通信パス（５ａ）と前記主通信パス（５
ａ）とは別個に設けられた補助通信パス（５ｂ）とによ
ってホスト（３）に接続される端末装置（４）であって
、前記主通信パス（５ａ）に接続されるメイン回路（６
）とは独立して動作する監視回路（８）が設けられてお
り、前記監視回路（８）は、前記メイン回路（６）のメ
インデータバス（６ａ）に接続され当該メインデータバ
ス（６ａ）上に出力される当該端末装置（４）の異常情
報を取り込んで格納するための異常情報監視レジスタ（
１３）と、前記異常情報監視レジスタ（１３）に格納さ
れた異常情報を前記補助通信パス（５ｂ）によって前記
ホスト（３）に伝送するためのシリアルパラレル変換部
（１４）とを有してなることを特徴とする端末装置。 - 【請求項３】主通信パス（５ａ）と前記主通信パス（５
ａ）とは別個に設けられた補助通信パス（５ｂ）とによ
ってホスト（３）に接続される端末装置（４）であって
、前記主通信パス（５ａ）に接続されるメイン回路（６
）と、前記メイン回路（６）のメインデータバス（６ａ
）に接続され当該端末装置（４）の異常情報を表示する
操作パネル（７）と、前記メイン回路（６）とは独立し
て動作する監視回路（８）とを有し、前記監視回路（８
）は、前記メイン回路（６）のメインデータバス（６ａ
）に接続され前記操作パネル（７）に表示される異常情
報を取り込んで格納するための異常情報監視レジスタ（
１３）と、前記異常情報監視レジスタ（１３）に格納さ
れた異常情報を前記補助通信パス（５ｂ）によって前記
ホスト（３）に伝送するためのシリアルパラレル変換部
（１４）と、前記異常情報監視レジスタ（１３）及び前
記シリアルパラレル変換部（１４）を制御するプロセッ
サ（１１）とを有してなることを特徴とする端末装置。 - 【請求項４】前記異常情報監視レジスタ（１３）は、前
記操作パネルへ（７）の異常情報の書き込み信号を検出
してラッチ信号を出力するデコーダ（２１）と、前記メ
インデータバス（６ａ）に接続され当該メインデータバ
ス（６ａ）上に出力される異常情報を前記ラッチ信号に
よってラッチするレジスタ（２２）とを有してなること
を特徴とする請求項２又は請求項３記載の端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117196A JP2731461B2 (ja) | 1991-05-22 | 1991-05-22 | 端末制御方法及び端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117196A JP2731461B2 (ja) | 1991-05-22 | 1991-05-22 | 端末制御方法及び端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344962A true JPH04344962A (ja) | 1992-12-01 |
| JP2731461B2 JP2731461B2 (ja) | 1998-03-25 |
Family
ID=14705776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117196A Expired - Fee Related JP2731461B2 (ja) | 1991-05-22 | 1991-05-22 | 端末制御方法及び端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731461B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112155A (ja) * | 1983-11-24 | 1985-06-18 | Hitachi Ltd | 障害識別方式 |
| JPH0275041A (ja) * | 1988-09-09 | 1990-03-14 | Fujitsu Ltd | 端末装置のホスト集中管理方式 |
-
1991
- 1991-05-22 JP JP3117196A patent/JP2731461B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112155A (ja) * | 1983-11-24 | 1985-06-18 | Hitachi Ltd | 障害識別方式 |
| JPH0275041A (ja) * | 1988-09-09 | 1990-03-14 | Fujitsu Ltd | 端末装置のホスト集中管理方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2731461B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4167041A (en) | Status reporting | |
| JP2732674B2 (ja) | データ伝送装置 | |
| JP2562547B2 (ja) | 一つのコンソールを中央処理装置と共有するシステム状態監視装置 | |
| JPH04344962A (ja) | 端末制御方法及び端末装置 | |
| JP2993337B2 (ja) | ２重系のバスコントロ−ル方法 | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| KR100251696B1 (ko) | 전자교환기에서 진단정보 관리장치 및 방법 | |
| JPH076286A (ja) | テレメータ・テレコントロール装置 | |
| JPH04329098A (ja) | 遠隔監視装置 | |
| JPH02173852A (ja) | バス診断装置 | |
| JPS60136452A (ja) | 予備切替制御方式 | |
| JPH09259008A (ja) | アラーム監視システム | |
| JP4421812B2 (ja) | 診断機能を有するコンピュータシステム | |
| JPH0834507B2 (ja) | 監視試験情報制御システム | |
| JPS62171046A (ja) | 論理装置の監視装置 | |
| JPH0212547A (ja) | 周辺制御装置 | |
| JPH0583370A (ja) | シリアル回線障害監視方式 | |
| JPS5858630A (ja) | 集中制御システムにおけるｄｍａ機能診断方法 | |
| JPH04338803A (ja) | プログラマブルコントローラの入出力ユニット | |
| JPH04241041A (ja) | 状態監視装置 | |
| JPS63181001A (ja) | 故障診断装置 | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPH0962302A (ja) | 電子機器の制御装置および制御方法 | |
| JPH01131932A (ja) | データ転送装置 | |
| JPS6229345A (ja) | ラインモニタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |