JPH04345207A - クロックパルス断検出回路 - Google Patents
クロックパルス断検出回路Info
- Publication number
- JPH04345207A JPH04345207A JP11818691A JP11818691A JPH04345207A JP H04345207 A JPH04345207 A JP H04345207A JP 11818691 A JP11818691 A JP 11818691A JP 11818691 A JP11818691 A JP 11818691A JP H04345207 A JPH04345207 A JP H04345207A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- diode
- clock pulse
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はクロックパルスの断を検
出するクロックパルス断検出回路に関する。
出するクロックパルス断検出回路に関する。
【０００２】
【従来の技術】従来のクロック断検出回路について、図
２に示す回路図を参照して説明する。このクロック断検
出回路は、バイナリのクロックパルスを入力する入力端
子１０１に一方の端子が接続されたコンデンサ１０２と
、アノードがコンデンサ１０２の他方の端子に接続され
たダイオード１０３と、カソードがコンデンサ１０２の
他方の端子に接続されたダイオード１０４と、一方の端
子がダイオード１０３のカソードに他方の端子がダイオ
ード１０４のアノードに接続されたコンデンサ１０５と
、ダイオード１０４のカソードに接続され負の基準電圧
Ｖｒ１を出力する基準電圧源１０６と、負電圧を出力す
る電源１０８と、一端がダイオード１０３のカソードに
他端が電源１０８に接続された抵抗器１０７と、可変の
負の基準電圧Ｖｒ２を出力する基準電圧源１０９と、非
反転入力端子ａがダイオード１０３のカソードに反転入
力端子ｂが基準電圧源１０９に接続され出力端子ｃがク
ロック断検出回路の出力端子１１１とされる比較器１１
０とを有している。
２に示す回路図を参照して説明する。このクロック断検
出回路は、バイナリのクロックパルスを入力する入力端
子１０１に一方の端子が接続されたコンデンサ１０２と
、アノードがコンデンサ１０２の他方の端子に接続され
たダイオード１０３と、カソードがコンデンサ１０２の
他方の端子に接続されたダイオード１０４と、一方の端
子がダイオード１０３のカソードに他方の端子がダイオ
ード１０４のアノードに接続されたコンデンサ１０５と
、ダイオード１０４のカソードに接続され負の基準電圧
Ｖｒ１を出力する基準電圧源１０６と、負電圧を出力す
る電源１０８と、一端がダイオード１０３のカソードに
他端が電源１０８に接続された抵抗器１０７と、可変の
負の基準電圧Ｖｒ２を出力する基準電圧源１０９と、非
反転入力端子ａがダイオード１０３のカソードに反転入
力端子ｂが基準電圧源１０９に接続され出力端子ｃがク
ロック断検出回路の出力端子１１１とされる比較器１１
０とを有している。
【０００３】いま入力端子１０１に正の半周期にはピー
ク値Ｖ＋ 、負の半周期にはピーク値Ｖ− のバイナリ
のクロックパルスが入力されるものとする。クロックパ
ルスが正の半周期の場合、コンデンサ１０２，ダイオー
ド１０３を介して入力され、クロックパルスのピーク値
Ｖ＋ からダイオード１０３の順電圧ＶＦ だけ降下し
た電圧（Ｖ＋ −ＶＦ ）が、コンデンサ１０５に蓄電
される。この時ダイオード１０４はＯＦＦとなる。
ク値Ｖ＋ 、負の半周期にはピーク値Ｖ− のバイナリ
のクロックパルスが入力されるものとする。クロックパ
ルスが正の半周期の場合、コンデンサ１０２，ダイオー
ド１０３を介して入力され、クロックパルスのピーク値
Ｖ＋ からダイオード１０３の順電圧ＶＦ だけ降下し
た電圧（Ｖ＋ −ＶＦ ）が、コンデンサ１０５に蓄電
される。この時ダイオード１０４はＯＦＦとなる。
【０００４】クロックパルスの入力が負の半周期の場合
、ダイオード１０４の整流によりクロックパルスのピー
ク値Ｖ− からダイオード１０４の順電圧ＶＦ （ダイ
オード１０３，１０４とも同特性とする）だけ降下した
電圧Ｖ− −ＶＦ が、コンデンサ１０２に蓄電される
。（即ち、ダイオード１０４のカソードの電位は入力端
子１０１側よりも高い電位となる）。この時、ダイオー
ド１０３はＯＦＦ状態であり、コンデンサ１０５に蓄電
されていた電圧は、コンデンサ１０５の容量値と抵抗器
１０７の抵抗値で決まる時定数で、抵抗器１０７を介し
て電源１０８に放電されるが、この時定数を十分大きく
とれば、次の正の半周器が来るまでの間、蓄電された電
圧をほぼ同電圧のまま保持することが出来る。
、ダイオード１０４の整流によりクロックパルスのピー
ク値Ｖ− からダイオード１０４の順電圧ＶＦ （ダイ
オード１０３，１０４とも同特性とする）だけ降下した
電圧Ｖ− −ＶＦ が、コンデンサ１０２に蓄電される
。（即ち、ダイオード１０４のカソードの電位は入力端
子１０１側よりも高い電位となる）。この時、ダイオー
ド１０３はＯＦＦ状態であり、コンデンサ１０５に蓄電
されていた電圧は、コンデンサ１０５の容量値と抵抗器
１０７の抵抗値で決まる時定数で、抵抗器１０７を介し
て電源１０８に放電されるが、この時定数を十分大きく
とれば、次の正の半周器が来るまでの間、蓄電された電
圧をほぼ同電圧のまま保持することが出来る。
【０００５】さらにクロックパルスの次の正の半周期が
入力端子１０１に入力されると、再びダイオード１０３
を介して前述の電圧（Ｖ＋ −ＶＦ）と、加えてコンデ
ンサ１０２に蓄電されていた電圧（Ｖ− −ＶＦ ）が
コンデンサ１０５に蓄電される。即ち、コンデンサ１０
５には（Ｖ＋ ＋Ｖ− −２ＶＦ ）の電圧が蓄電され
、これをほぼ同電圧に保持する。従って、比較器１０の
非反転入力端子ａには、基準電圧源１０６の電圧Ｖｒ１
を加えた、電圧｛Ｖｒ１＋（Ｖ＋ ＋Ｖ− −２ＶＦ
）｝が加えられる。
入力端子１０１に入力されると、再びダイオード１０３
を介して前述の電圧（Ｖ＋ −ＶＦ）と、加えてコンデ
ンサ１０２に蓄電されていた電圧（Ｖ− −ＶＦ ）が
コンデンサ１０５に蓄電される。即ち、コンデンサ１０
５には（Ｖ＋ ＋Ｖ− −２ＶＦ ）の電圧が蓄電され
、これをほぼ同電圧に保持する。従って、比較器１０の
非反転入力端子ａには、基準電圧源１０６の電圧Ｖｒ１
を加えた、電圧｛Ｖｒ１＋（Ｖ＋ ＋Ｖ− −２ＶＦ
）｝が加えられる。
【０００６】一方クロックパルス入力が断になった場合
、ピーク値Ｖ＋ 及びＶ− は０Ｖとなり、比較器１０
の非反転入力端子ａには（Ｖｒ１−２ＶＦ ）の電圧が
現れることになる。
、ピーク値Ｖ＋ 及びＶ− は０Ｖとなり、比較器１０
の非反転入力端子ａには（Ｖｒ１−２ＶＦ ）の電圧が
現れることになる。
【０００７】比較器１１０の反転入力端子ｂに入力して
いる基準電圧源１０９の出力する基準電圧Ｖｒ２を、ク
ロック入力時の比較器１１０の非反転入力端子ａの電圧
｛Ｖｒ１＋（Ｖ＋ ＋Ｖ− −２ＶＦ ）｝と、クロッ
ク入力断時の比較器１１０の非反転入力端子ａの電圧（
Ｖｒ１−２ＶＦ ）との間に設定すれば、出力端子１１
１には、クロック入力時には“Ｈ”レベルを、クロック
入力断時には“Ｌ”レベルの信号を出力することができ
る。
いる基準電圧源１０９の出力する基準電圧Ｖｒ２を、ク
ロック入力時の比較器１１０の非反転入力端子ａの電圧
｛Ｖｒ１＋（Ｖ＋ ＋Ｖ− −２ＶＦ ）｝と、クロッ
ク入力断時の比較器１１０の非反転入力端子ａの電圧（
Ｖｒ１−２ＶＦ ）との間に設定すれば、出力端子１１
１には、クロック入力時には“Ｈ”レベルを、クロック
入力断時には“Ｌ”レベルの信号を出力することができ
る。
【０００８】
【発明が解決しようとする課題】この従来のクロックパ
ルス断検出回路では、基準電圧Ｖｒ１及びＶｒ２を作成
する必要があり、また基準Ｖｒ２に関しては設定の際調
整を必要とした。さらに前述した比較器に非反転入力端
子に与えられるクロックパルス入力時の電圧とクロック
パルス断時の電圧との間に基準電圧Ｖｒ２を設定しなけ
ればならないことから、基準電圧Ｖｒ１の変動に対し、
基準電圧Ｖｒ２も同様の変動をしなけば、回路の誤動作
を招く可能性が生じるという欠点があった。また、ダイ
オードの順電圧ＶＦ の温度変化等についても、基準電
圧Ｖｒ１もしくはＶｒ２によって補償しなければ、同様
に回路に誤動作を招く可能性を生じるという問題点があ
った。
ルス断検出回路では、基準電圧Ｖｒ１及びＶｒ２を作成
する必要があり、また基準Ｖｒ２に関しては設定の際調
整を必要とした。さらに前述した比較器に非反転入力端
子に与えられるクロックパルス入力時の電圧とクロック
パルス断時の電圧との間に基準電圧Ｖｒ２を設定しなけ
ればならないことから、基準電圧Ｖｒ１の変動に対し、
基準電圧Ｖｒ２も同様の変動をしなけば、回路の誤動作
を招く可能性が生じるという欠点があった。また、ダイ
オードの順電圧ＶＦ の温度変化等についても、基準電
圧Ｖｒ１もしくはＶｒ２によって補償しなければ、同様
に回路に誤動作を招く可能性を生じるという問題点があ
った。
【０００９】
【課題を解決するための手段】本発明のクロックパルス
断検出回路は、バイナリのクロックパルスのピーク値を
検出し前記ピーク値をコンデンサに保持するピーク値検
出回路と、前記コンデンサの両端の電圧を比較する比較
器とを有している。
断検出回路は、バイナリのクロックパルスのピーク値を
検出し前記ピーク値をコンデンサに保持するピーク値検
出回路と、前記コンデンサの両端の電圧を比較する比較
器とを有している。
【００１０】また、本発明の一実施態様は、バイナリの
クロックパルスを一方の端子に入力する第１のコンデン
サと、アノードが前記第１のコンデンサの他方の端子に
接続された第１のダイオードと、カソードが前記第１の
コンデンサの他方の端子に接続された第２のダイオード
と、一方の端子が前記第１のダイオードのカソードに他
方の端子が前記第２のダイオードのアノードに接続され
た第２のコンデンサと、一方の端子が前記第２のダイオ
ードのアノードに接続され他方の端子が接地された第３
のコンデンサと、一端が前記第２のダイオードのアノー
ドに接続され他端が接地された第１の抵抗器と、負の電
圧を出力する電源と、前記第１のダイオードのカソード
と前記電源との間に接続された第２の抵抗器と、非反転
入力端子が前記第１のダイオードのカソードに反転入力
端子が前記第２のダイオードのアノードに接続され出力
端子がクロック断検出回路の出力端子とされる比較器と
を有する。
クロックパルスを一方の端子に入力する第１のコンデン
サと、アノードが前記第１のコンデンサの他方の端子に
接続された第１のダイオードと、カソードが前記第１の
コンデンサの他方の端子に接続された第２のダイオード
と、一方の端子が前記第１のダイオードのカソードに他
方の端子が前記第２のダイオードのアノードに接続され
た第２のコンデンサと、一方の端子が前記第２のダイオ
ードのアノードに接続され他方の端子が接地された第３
のコンデンサと、一端が前記第２のダイオードのアノー
ドに接続され他端が接地された第１の抵抗器と、負の電
圧を出力する電源と、前記第１のダイオードのカソード
と前記電源との間に接続された第２の抵抗器と、非反転
入力端子が前記第１のダイオードのカソードに反転入力
端子が前記第２のダイオードのアノードに接続され出力
端子がクロック断検出回路の出力端子とされる比較器と
を有する。
【００１１】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１２】図１は本発明の一実施例の回路図である。
このクロック断検出回路は、バイナリのクロックパルス
を入力する入力端子１に一方の端子が接続されたコンサ
２と、アノードがコンデンサ２の他方の端子に接続され
たダイオード３と、カソードがコンデンサ２の他方の端
子に接続されたダイオード４と、一方の端子がダイオー
ド３のカソードに他方の端子がダイオード４のアノード
に接続されたコンデンサ５と、一方の端子がダイオード
４のアノードに接続され他方の端子が接地されたコンデ
ンサ６と、一端がダイオード４のアノードに接続され他
端が接地された抵抗器７と、負の電圧を出力する電源９
と、ダイオード３のカソードと電源９との間に接続され
た抵抗器８と、非反転入力端子Ａがダイオード３のカソ
ードに反転入力端子Ｂがダイオード４のアノードに接続
され出力端子Ｃがクロック断検出回路の出力端子１１と
される比較器１０とを有している。
を入力する入力端子１に一方の端子が接続されたコンサ
２と、アノードがコンデンサ２の他方の端子に接続され
たダイオード３と、カソードがコンデンサ２の他方の端
子に接続されたダイオード４と、一方の端子がダイオー
ド３のカソードに他方の端子がダイオード４のアノード
に接続されたコンデンサ５と、一方の端子がダイオード
４のアノードに接続され他方の端子が接地されたコンデ
ンサ６と、一端がダイオード４のアノードに接続され他
端が接地された抵抗器７と、負の電圧を出力する電源９
と、ダイオード３のカソードと電源９との間に接続され
た抵抗器８と、非反転入力端子Ａがダイオード３のカソ
ードに反転入力端子Ｂがダイオード４のアノードに接続
され出力端子Ｃがクロック断検出回路の出力端子１１と
される比較器１０とを有している。
【００１３】いま、入力端子１に入力されたバイナリの
クロックパルスが正の半周期の場合、コンデンサ２，ダ
イオード３を介して入力され、クロックパルスのピーク
値Ｖ＋ からダイオード３の順電圧ＶＦ だけ降下した
電圧（Ｖ＋ −ＶＦ ）が、コンデンサ５に蓄電される
。但し、コンデンサ６はコンデンサ５よりも十分容量が
大きく、入力クロックパルスの周期に対してもインピー
ダンスが無視出来るくらい小さい値のバイパス用コンデ
ンサである。
クロックパルスが正の半周期の場合、コンデンサ２，ダ
イオード３を介して入力され、クロックパルスのピーク
値Ｖ＋ からダイオード３の順電圧ＶＦ だけ降下した
電圧（Ｖ＋ −ＶＦ ）が、コンデンサ５に蓄電される
。但し、コンデンサ６はコンデンサ５よりも十分容量が
大きく、入力クロックパルスの周期に対してもインピー
ダンスが無視出来るくらい小さい値のバイパス用コンデ
ンサである。
【００１４】入力クロックパルスが負の半周期の場合、
ダイオード４の整流により、クロックパルスのピーク値
Ｖ− からダイオード４の順電圧ＶＦ （ダイオード３
，４とも同特性とする）だけ降下した電圧が、コンデン
サ２に蓄電される。この時、ダイオード３はＯＦＦあり
、クロックパルスが正の半周期の時に蓄電された電圧は
、コンテンサ５の容量値と抵抗器８の抵抗値できまる時
定数で、抵抗器８を介して電源９へ放電される。
ダイオード４の整流により、クロックパルスのピーク値
Ｖ− からダイオード４の順電圧ＶＦ （ダイオード３
，４とも同特性とする）だけ降下した電圧が、コンデン
サ２に蓄電される。この時、ダイオード３はＯＦＦあり
、クロックパルスが正の半周期の時に蓄電された電圧は
、コンテンサ５の容量値と抵抗器８の抵抗値できまる時
定数で、抵抗器８を介して電源９へ放電される。
【００１５】さらに入力クロックパルスが次の正の半周
期を迎えると、前述した電圧（Ｖ＋ −ＶＦ ）と、コ
ンデンサ２に蓄電されていた電圧（Ｖ− −ＶＦ ）を
加えた電圧（Ｖ＋ ＋Ｖ− −２ＶＦ ）がダイオード
３を介してコンデンサ５に蓄積される。
期を迎えると、前述した電圧（Ｖ＋ −ＶＦ ）と、コ
ンデンサ２に蓄電されていた電圧（Ｖ− −ＶＦ ）を
加えた電圧（Ｖ＋ ＋Ｖ− −２ＶＦ ）がダイオード
３を介してコンデンサ５に蓄積される。
【００１６】即ち、コンデンサ５と抵抗器８の時定数を
十分大きくとれば、クロックパルスが入力されている間
はコンサ５に蓄積さた電圧（Ｖ＋ ＋Ｖ− −２ＶＦ
）、即ちクロックパルスのピーク値に対応した電圧がほ
ぼ同電圧のまま保持出来る。また、クロックパルスの入
力が断となった場合、クロックパルスの正，負のピーク
値Ｖ＋ 及びＶ− は０Ｖとなり、コンデンサ５に蓄積
される電圧は−２ＶＦ となる。ダイオード３のカソー
ドに接続されている側のコンデンサ５の端子に表われる
電圧を比較器１０の非反転入力端子Ａに、ダイオード４
のアノードに接続されている側のコンデンサ５の端子に
表わされる電圧を比較器１０の反転入力端子Ｂに各々入
力すると、クロック入力時にはコンデンサ５に蓄積され
た電圧（Ｖ＋ ＋Ｖ− −２ＶＦ ）であるので、クロ
ックパルスの正負のピーク値の和の電圧（Ｖ＋ ＋Ｖ−
）がダイオード３，４の順電圧の和である電圧２ＶＦ
より高ければ、非反転入力端子Ａの電位は反転入力端
子Ｂの電圧より高くなり、比較器１０の出力端子Ｃには
“Ｈ”レベルが現れる。一方、クロック入力断時にはコ
ンデンサ５に蓄電される電圧は−２ＶＦ であり、非反
転入力端子Ａの電位は反転入力端子Ｂの電位より低くな
るため、比較器１０の出力端子Ｃには“Ｌ”レベルが現
れ、クロック入力断を検出する。
十分大きくとれば、クロックパルスが入力されている間
はコンサ５に蓄積さた電圧（Ｖ＋ ＋Ｖ− −２ＶＦ
）、即ちクロックパルスのピーク値に対応した電圧がほ
ぼ同電圧のまま保持出来る。また、クロックパルスの入
力が断となった場合、クロックパルスの正，負のピーク
値Ｖ＋ 及びＶ− は０Ｖとなり、コンデンサ５に蓄積
される電圧は−２ＶＦ となる。ダイオード３のカソー
ドに接続されている側のコンデンサ５の端子に表われる
電圧を比較器１０の非反転入力端子Ａに、ダイオード４
のアノードに接続されている側のコンデンサ５の端子に
表わされる電圧を比較器１０の反転入力端子Ｂに各々入
力すると、クロック入力時にはコンデンサ５に蓄積され
た電圧（Ｖ＋ ＋Ｖ− −２ＶＦ ）であるので、クロ
ックパルスの正負のピーク値の和の電圧（Ｖ＋ ＋Ｖ−
）がダイオード３，４の順電圧の和である電圧２ＶＦ
より高ければ、非反転入力端子Ａの電位は反転入力端
子Ｂの電圧より高くなり、比較器１０の出力端子Ｃには
“Ｈ”レベルが現れる。一方、クロック入力断時にはコ
ンデンサ５に蓄電される電圧は−２ＶＦ であり、非反
転入力端子Ａの電位は反転入力端子Ｂの電位より低くな
るため、比較器１０の出力端子Ｃには“Ｌ”レベルが現
れ、クロック入力断を検出する。
【００１７】なお、比較器１０の反転入力端子Ｂの電位
は、電源９の負電位が抵抗器８，ダイオード３，４およ
び抵抗器７によって分割された電位であり、比較器１０
の基準電位として働く。
は、電源９の負電位が抵抗器８，ダイオード３，４およ
び抵抗器７によって分割された電位であり、比較器１０
の基準電位として働く。
【００１８】
【発明の効果】以上説明したように本発明は、クロック
パルスのほぼピーク値を保持するコンデンサの両端の電
位差を入力とする比較器を動作させ、即ちクロックパル
スの入力がある時の前記コンデンサの両端の電圧（Ｖ＋
−Ｖ− −２ＶＦ ）と、クロックパルスの入力断時
の前記コンデンサの両端の電圧（−２ＶＦ ）との間で
の電位の逆転を利用してクロックパルス断の検出を行な
っているので、基準電圧の設定を必要としないだけでな
く、ダイオードの順電圧の変動があってもクロックパル
ス断の検出を確実に行なうことがきる効果を有する。
パルスのほぼピーク値を保持するコンデンサの両端の電
位差を入力とする比較器を動作させ、即ちクロックパル
スの入力がある時の前記コンデンサの両端の電圧（Ｖ＋
−Ｖ− −２ＶＦ ）と、クロックパルスの入力断時
の前記コンデンサの両端の電圧（−２ＶＦ ）との間で
の電位の逆転を利用してクロックパルス断の検出を行な
っているので、基準電圧の設定を必要としないだけでな
く、ダイオードの順電圧の変動があってもクロックパル
ス断の検出を確実に行なうことがきる効果を有する。
【図１】本発明の一実施例のクロックパルス断検出回路
の回路図である。
の回路図である。
【図２】従来のクロックパルス断検出回路の回路図であ
る。
る。
１，１０１ 入力端子
２，５，６，１０２，１０５ コンデンサ３，４
，１０３，１０４ ダイオード７，８，１０７
抵抗器 ９，１０８ 電源 １０，１１０ 比較器 １１，１１１ 出力端子 １０６，１０９ 基準電圧源
，１０３，１０４ ダイオード７，８，１０７
抵抗器 ９，１０８ 電源 １０，１１０ 比較器 １１，１１１ 出力端子 １０６，１０９ 基準電圧源
Claims (2)
- 【請求項１】 バイナリのクロックパルスのピーク値
を検出し前記ピーク値をコンデンサに保持するピーク値
検出回路と、前記コンデンサの両端の電圧を比較する比
較器とを有することを特徴とするクロックパルス断検出
回路。 - 【請求項２】 バイナリのクロックパルスを一方の端
子に入力する第１のコンデンサと、アノードが前記第１
のコンデンサの他方の端子に接続された第１のダイオー
ドと、カソードが前記第１のコンデンサの他方の端子に
接続された第２のダイオードと、一方の端子が前記第１
のダイオードのカソードに他方の端子が前記第２のダイ
オードのアノードに接続された第２のコンデンサと、一
方の端子が前記第２のダイオードのアノードに接続され
他方の端子が接地された第３のコンデンサと、一端が前
記第２のダイオードのアノードに接続され他端が接地さ
れた第１の抵抗器と、負の電圧を出力する電源と、前記
第１のダイオードのカソードと前記電源との間に接続さ
れた第２の抵抗器と、非反転入力端子が前記第１のダイ
オードのカソードに反転入力端子が前記第２のダイオー
ドのアノードに接続され出力端子がクロック断検出回路
の出力端子とされる比較器とを有することを特徴とする
クロック断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11818691A JPH04345207A (ja) | 1991-05-23 | 1991-05-23 | クロックパルス断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11818691A JPH04345207A (ja) | 1991-05-23 | 1991-05-23 | クロックパルス断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345207A true JPH04345207A (ja) | 1992-12-01 |
Family
ID=14730282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11818691A Pending JPH04345207A (ja) | 1991-05-23 | 1991-05-23 | クロックパルス断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345207A (ja) |
-
1991
- 1991-05-23 JP JP11818691A patent/JPH04345207A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020125942A1 (en) | Comparator circuit | |
| US20020140402A1 (en) | Voltage detecting circuit | |
| JP2005521375A (ja) | ディジタル通信用オプトエレクトロニクス受信機回路 | |
| JPH0155762B2 (ja) | ||
| JPH02284072A (ja) | 無線周波エネルギー検出回路 | |
| JPH0310243B2 (ja) | ||
| JP3199098B2 (ja) | フイールドバスのインタフエイス回路 | |
| JP2832198B2 (ja) | レベルシフト回路 | |
| JPS5833562B2 (ja) | 変化率制限器 | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| JPH01300606A (ja) | 半波整流回路 | |
| JPH0356015B2 (ja) | ||
| JPH11112315A (ja) | 不感応コンパレータ回路 | |
| JP3166806B2 (ja) | 電流検出回路 | |
| JPH0328603Y2 (ja) | ||
| JPH04270969A (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| JPH06334670A (ja) | フイールドバスのインタフエイス回路 | |
| JP2994941B2 (ja) | パルス幅変調信号出力回路 | |
| JPH09186526A (ja) | 検波回路 | |
| JPS59203963A (ja) | レベル判定回路 | |
| JP2000174598A (ja) | 信号停止検出回路 | |
| JPH04331384A (ja) | ロジックｉｃレベル判定回路 | |
| JPS61187421A (ja) | 符号再生回路 | |
| JPH07333264A (ja) | レベル検出回路 | |
| JPS63105523A (ja) | プログラマブルコントロ−ラの入力回路 |