JPH04348441A - キャッシュメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、キャッシュ制御方式、
特にＣＰＵがアクセスした主記憶装置のアドレスを含む
一連のアドレスを持つデ−タを格納するとともに、格納
データのそれぞれについて、主記憶装置のアドレスおよ
び無効化情報を対応づけて保持するディレクトリを備え
たキャッシュメモリと、主記憶装置とを並列にＣＰＵに
接続し、ＤＭＡにより、補助記憶装置のデ−タを主記憶
装置に転送して書き込む際、この主記憶装置の書き込み
領域のアドレスが前記ディレクトリに保持されている場
合には、当該アドレスに対応した前記無効化情報を設定
するようにしたキャッシュメモリ制御方式に関する。

【０００２】一般に、ＣＰＵと主記憶との間に高速動作
するキャッシュメモリを配置して処理速度の向上を図っ
ているが、この場合、ＣＰＵが使う命令がどの程度キャ
ッシュメモリに保持されて、低速動作の主記憶にアクセ
スすることなしに命令を実行できるかに装置の性能がか
かってくる。本発明は、このような場合のキャッシュ制
御方式に関する。

【０００３】

【従来の技術】従来のキャッシュ制御方式の概要を、図
４を用いて説明する。図において、４１はＣＰＵ，　４
２は主記憶装置，　４３はキャッシュメモリ，４４はデ
ィレクトリ，　４５は補助記憶装置を示している。

【０００４】ここで、キャッシュメモリ４３はＣＰＵ４
１と同等の速さを持った回路素子から構成される記憶装
置で、主記憶装置４２と並列にＣＰＵ４１に接続されて
おり、ＣＰＵ４１があるアドレスのデ−タを読みたいと
きに、そのアドレスの前後の、例えば数十語を一緒に主
記憶装置から取り出してこのキャッシュメモリ４３に格
納している。したがって、その後しばらくはＣＰＵ４１
はキャッシュメモリ４３のデ−タにアクセスするだけで
すみ、所定の処理を高速で実行することができる。

【０００５】また、ディレクトリ４４には、キャッシュ
メモリ４３に格納されている各デ−タの主記憶装置４２
のアドレスと、キャッシュメモリ４３のアドレスおよび
格納デ−タについての無効化情報のそれぞれとが対応づ
けて保持されおり、図示の状態は、キャッシュメモリの
アドレス「１０」の領域に、主記憶装置４２のアドレス
「１２０　」の領域のデ−タが格納されていることを示
している。したがって、このとき、キャッシュメモリの
アドレス「１０」の領域と主記憶装置４２のアドレス「
１２０　」の領域には同じデ−タが格納された状態にな
っている。

【０００６】そして、例えば主記憶装置４２をオーバレ
イしながら走るプログラムのタスクのスイッチ時などに
、ＣＰＵ４１からの指示で、ＤＭＡにより、仮想記憶領
域を構成する磁気ディスク装置などの補助記憶装置４５
に格納されている新たな命令，処理対象デ−タを主記憶
装置４２のアドレス「１２０　」の領域に書き込むとき
には、主記憶装置４２への書き込みとともに、ディレク
トリ４４中の主記憶アドレス「１２０　」のデ−タの無
効化フラグをたてて、以後、ＣＰＵが、格納されたまま
になっているキャッシュメモリ４３のアドレス「１０」
の領域の、以前のデ−タにアクセスしてこれを取り出す
ことがないようにしている。

【０００７】

【発明が解決しようとする課題】このように、従来のキ
ャッシュ制御方式では、キャッシュメモリおよび主記憶
装置に格納されている命令，処理対象デ−タを、ＤＭＡ
により、補助記憶装置に格納されている命令，デ−タで
更新する必要が発生した場合、主記憶の命令，デ−タを
更新するだけであり、キャッシュメモリの内容は更新す
ることなく無効化フラグをたてて、以後、ＣＰＵがキャ
ッシュメモリにアクセスして格納されたままになってい
る以前の命令，処理対象デ−タを取り出すことを防止し
ている。

【０００８】したがって、（続いて用いられる可能性の
高い）更新後の命令についてＣＰＵがキャッシュメモリ
にアクセスしても無効化フラグのためにミスヒットとな
り、ＣＰＵは主記憶までアクセスしてその命令を読みだ
さなければならず、アクセス時間が長くなり性能が低下
するという問題点があった。

【０００９】そこで、本発明では、補助記憶装置に格納
されているデータ命令である場合，主記憶装置に書込む
際、この書込み領域のアドレスがキャッシュメモリのデ
ィレクトリに設定されているときには、キャッシュメモ
リの対応領域にもこの補助記憶装置の命令を書き込んで
、ＣＰＵからキャッシュメモリに命令についてのアクセ
スをしたときのヒット率を高めることを目的とする。

【００１０】また補助記憶装置に格納されているデータ
が命令でない場合，例えば画像情報の時は，この書込み
領域のアドレスがキャッシュメモリのディレクトリに設
定されている時には無効化のみ行う。

【００１１】

【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１は、ＣＰＵであり、補助記憶
装置５にＤＭＡ指示を送り、また補助記憶装置５から受
け取った種別信号を判別している。２は、主記憶装置で
あり、ＣＰＵ１が要求する命令，処理対象デ−タがキャ
ッシュメモリ３にない場合にアクセスされ、また、ＣＰ
Ｕ１の指示により補助記憶装置５から転送される命令，
処理対象デ−タで格納済領域を更新している。３は、キ
ャッシュメモリであり、より高速の記憶素子を使用した
小容量の記憶装置で、主記憶装置２と並列にＣＰＵ１に
接続され、また主記憶装置２の命令及び，デ−タの一部
が格納されており、ＣＰＵ１からのアクセスがヒットし
たときには対応した命令，処理対象デ−タを高速で取り
出している。４は、ディレクトリであり、キャッシュメ
モリ３に格納されている命令，処理対象デ−タのそれぞ
れについて、主記憶装置２のアドレスと、自分のアドレ
スおよび格納デ−タについての無効化情報のそれぞれと
を対応づけて保持している。５は、補助記憶装置であり
、仮想記憶領域を構成する低速，大容量の磁気ディスク
装置などからなり、ＣＰＵ１からのＤＭＡ指示にしたが
って内部の命令，処理対象デ−タを主記憶装置２などに
転送している。６は、ＤＭＡ種別識別部であり、補助記
憶装置５からＤＭＡにより転送される情報の種別、すな
わち命令が転送されるか、または処理対象デ−タが転送
されるかを識別する種別情報を、プログラムにより書き
込んでいる。

【００１２】ここで、補助記憶装置５は、命令，処理対
象デ−タとともに前記種別情報をバスに出力し、ＣＰＵ
１は、この種別情報を識別して命令に対応したものであ
ると判定したときには、当該命令を、ディレクトリ４に
保持されている（キャッシュメモリの対応した）領域に
も書き込むように指示している。したがって、補助記憶
装置５から主記憶装置２に転送される命令は、その主記
憶装置２のアドレスがすでにディレクトリ４に設定され
ている場合には、主記憶装置２とキャッシュ命令３の両
方に格納される。なお、このとき、無効化情報は設定さ
れない。

【００１３】そして、補助記憶装置５から主記憶装置２
に転送されるデータが処理対象デ−タのときは、従来と
同じように、主記憶装置のアドレスに対応したキャッシ
ュメモリ３のアドレスの領域をこのデ−タで更新するこ
とはなく、当該領域のデ−タについての無効化情報が設
定される。したがって、キャッシュメモリ３の当該領域
には以前の処理対象デ−タが格納されたままになってい
る。

【００１４】

【作用】このように、主記憶装置２に格納されていない
命令，処理対象デ−タを補助記憶装置５から取り出して
新たに書き込む際、ＤＭＡ種別識別部６から出力される
種別信号が「命令」となっていて、かっこの命令の主記
憶装置のアドレスがすでにディレクトリ４に設定されて
いるときには、当該命令を主記憶装置２に書き込むとと
もに、キャッシュメモリの対応した領域にも書き込んで
いる。そのため、ＣＰＵ１は、すぐに使用される確率の
高いこれらの命令を、高速動作のキャッシュメモリから
取り出すことができる。

【００１５】そして、ＤＭＡ種別識別部６からの種別信
号が「処理対象デ−タ」を示し、かつこの処理対象デ−
タの主記憶装置のアドレスがすでにディレクトリ４に設
定されているときには、従来と同じように、当該処理対
象デ−タを主記憶装置２のみに書き込み、キャッシュメ
モリ３の当該アドレスに対応したデ−タの無効化情報を
設定、例えば無効化フラグをたてている。これは、処理
対象デ−タの場合、命令に比べてＣＰＵ１がすぐに使用
する確率が低いからである。

【００１６】

【実施例】図２〜図３を用いて、本発明の実施例を説明
する。図２において、２１はＣＰＵ，　２２は主記憶装
置，　２３はキャッシュメモリ，２４はキャッシュタグ
メモリ，　２５は磁気ディスク装置，　２６はＤＭＡ種
別識別部，　２７はキャッシュ制御部，　２８はトラン
シーバ（ゲート），　２９はアドレス線，　３０はデ−
タ線，３１は制御線である。

【００１７】ここで、キャッシュタグメモリ２４は前記
のディレクトリ機能を持っており、キャッシュ制御部２
７はリプレース制御，ライト制御，キャッシュヒット制
御および無効化制御を行っている。また、トランシーバ
２８のゲート作用により、ＣＰＵ２１からキャッシュメ
モリ２３へのアクセス動作と、磁気ディスク装置２５か
らキャッシュメモリ２３への書き込み動作が競合しない
ようにしている。

【００１８】そして、仮想記憶領域を構成する磁気ディ
スク装置２５から主記憶２２に、ＤＭＡにより、命令や
処理対象デ−タを転送する必要が生じた場合、ディスク
読み込みプログラムはＤＭＡ種別識別部２６に両者のい
ずれかであるかを示す種別信号を書き込み、ＣＰＵ２１
はこの種別信号を受け取って解読することにより、いま
送られているデータが命令であるのか、処理対象デ−タ
であるのかを判別し、キャッシュメモリ２３への書き込
み，キャッシュタグメモリ２４での無効化フラグの設定
などについて、それぞれの場合に対応した前記処理の実
行を指示している。

【００１９】図３は、磁気ディスク装置２５のデータを
主記憶装置２２に転送して格納するときの手順を示す説
明図である。すなわち、 ■ＤＭＡ種別識別部２６に、磁気ディスク装置２５から
主記憶装置２２の方に転送するデータが命令，処理対象
デ−タのいずれかであるかを示す種別信号を書き込み、
次のステップに進む。 ■主記憶装置２２の、使用するアドレスの範囲を指定し
、続いて磁気ディスク装置２５にＤＭＡの起動をかけ、
次のステップに進む。 ■磁気ディスク装置２５から、指定された命令または処
理対象デ−タを主記憶装置２２に転送して書き込み、次
のステップに進む。 ■キャッシュタグメモリ２４において、先に指定した主
記憶装置２２のアドレスがすでに設定されているかどう
かを判断し、「ＹＥＳ　」の場合は次のステップに進み
、「ＮＯ」の場合はステップ■に進む。 ■ＤＭＡ種別識別部２６から転送された種別信号が「命
令」に対応したものであるかどうかを判断し、「ＹＥＳ
　」の場合は次のステップに進み、「ＮＯ」の場合はス
テップ■に進む。 ■磁気ディスク装置２５から転送された命令をキャッシ
ュメモリ２４の、先に指定した主記憶装置２２のアドレ
スに対応した領域に書き込み、ステップ■に進む。 ■キャッシュメモリ２３の、先に指定した主記憶装置２
２のアドレスに対応した（　すでに格納されている）　
デ−タについての無効化フラグをたて、次のステップに
進む。このとき、キャッシュメモリ２３の、先に指定し
た主記憶装置２２のアドレスに対応した領域には処理対
象デ−タは書き込まれない。 ■磁気ディスク装置２５から主記憶２２へのＤＭＡよる
転送が終ったかどうかを判断し、「ＹＥＳ　」の場合は
終了し、「ＮＯ」の場合はステップ■に戻る。

【００２０】

【発明の効果】本発明は、仮想記憶領域を構成する補助
記憶装置から主記憶装置に転送される「命令」の主記憶
装置のアドレスが、すでにキャッシュメモリに保持され
ている場合には、この「命令」をキャッシュメモリにも
格納するようにしているので、以後、ＣＰＵからキャッ
シュメモリに対して「命令」をアクセスするときのヒッ
ト率を高めることができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施例を示す説明図である。

【図３】仮想記憶領域（磁気ディスク装置）のデータを
主記憶装置に転送して格納するときの手順を示す説明図
である。

【図４】従来の、キャッシュ制御方式の概要を示す説明
図である。

【符号の説明】

図１において、 １・・・ＣＰＵ ２・・・主記憶装置 ３・・・キャッシュメモリ ４・・・ディレクトリ ５・・・補助記憶装置（磁気ディスク装置）６・・・Ｄ
ＭＡ種別識別部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ＣＰＵがアクセスした主記憶装置のア
   ドレスを含む一連のアドレスを持つデ−タを格納すると
   ともに、格納データのそれぞれについて、自分，主記憶
   装置それぞれのアドレスおよび無効化情報を対応づけて
   保持するディレクトリを備えたキャッシュメモリと、主
   記憶装置と並列にＣＰＵに接続し、ＤＭＡにより、補助
   記憶装置のデ−タを主記憶装置に転送して書き込む際、
   この主記憶装置の書き込み領域のアドレスが前記ディレ
   クトリに保持されている場合には、当該アドレスに対応
   した前記無効化情報を設定するようにしたキャッシュメ
   モリ制御方式において、主記憶装置に転送しようとする
   補助記憶装置の前記デ−タが命令，処理対象デ−タのい
   ずれであるかを識別する種別信号を設定するためのＤＭ
   Ａ種別識別部を、補助記憶装置に設け、前記書き込み領
   域のアドレスが前記ディレクトリに保持されている場合
   で、かつ補助記憶装置から転送されてきた前記種別信号
   が、命令を示すものであるときには、前記無効化情報を
   設定することに代えて、転送されてきた命令をキャッシ
   ュメモリの、当該アドレスに対応した領域に書き込むこ
   とより、転送されてきた命令を、主記憶装置とキャッシ
   ュメモリの両者に書き込むようにしたことを特徴とする
   キャッシュメモリ制御方式。