JPH0434964A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0434964A JPH0434964A JP2140829A JP14082990A JPH0434964A JP H0434964 A JPH0434964 A JP H0434964A JP 2140829 A JP2140829 A JP 2140829A JP 14082990 A JP14082990 A JP 14082990A JP H0434964 A JPH0434964 A JP H0434964A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- field oxide
- type
- memory
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 230000002265 prevention Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体チップ上のフィ
ールド酸化膜の下に形成された、メモリー内容書き込み
時に高電圧を必要とするメモリーの基準高電圧制御用と
して逆方向に挿入されるＰＮ接合型ダイオードのＰＮ接
合部の構造に間する。
ールド酸化膜の下に形成された、メモリー内容書き込み
時に高電圧を必要とするメモリーの基準高電圧制御用と
して逆方向に挿入されるＰＮ接合型ダイオードのＰＮ接
合部の構造に間する。
従来、この種のメモリ内容書き込み時に高電圧を必要と
するメモリーの基準高電圧制御用として逆方向に挿入さ
れるＰＮ接合型ダイオードで、Ｐ型半導体基板上に形成
されるＰＮ接合型ダイオードのＮ型領域は、フィールド
、酸化膜成長後にソースあるいはドレイン形成の為の濃
度のＮ型不純物を注入することによって形成されるため
、薄い熱酸化膜の下にのみ存在し、厚いフィールド酸化
膜の下のＰ型半導体基板表面反転防止Ｐ型領域とのＰＮ
接合部は、薄い熱酸化膜と厚いフィールド酸化膜の境界
の下にあった。
するメモリーの基準高電圧制御用として逆方向に挿入さ
れるＰＮ接合型ダイオードで、Ｐ型半導体基板上に形成
されるＰＮ接合型ダイオードのＮ型領域は、フィールド
、酸化膜成長後にソースあるいはドレイン形成の為の濃
度のＮ型不純物を注入することによって形成されるため
、薄い熱酸化膜の下にのみ存在し、厚いフィールド酸化
膜の下のＰ型半導体基板表面反転防止Ｐ型領域とのＰＮ
接合部は、薄い熱酸化膜と厚いフィールド酸化膜の境界
の下にあった。
第２図は従来の半導体装置の一例の要部の断面図である
。第２図において、２１は半導体基板２９の表面に熱酸
化により形成された薄い熱酸化膜、２２は厚いフィール
ド酸化膜、２３はＰ型半導体基板表面反転防止用Ｐ型領
域、２５はソースあるいはドレインを形成するＮ型領域
、２６はコンタクトホール、２７は基板と同電位の金属
導体、２８はソース、あるいはドレインを形成するＰ壁
領域、３０は基板より高電位の金属導体である。そして
メモリーの基準高電圧制御用として逆方向に挿入される
ＰＮ接合型ダイオードのＰＮ接合部はＰＮ接合ダイオー
ドのＮ型領域はフィールド酸化膜成長後にソースあるい
はドレインを形成するためのＮ型不純物注入により形成
されるため薄い酸化膜の下のみに存在し、前記ダイオー
ドＰＮ接合部Ｐ型半導体基板表面反転防止Ｐ型領域２３
とＮ型領域２５の境界部すなわち薄い熱酸化膜と厚いフ
ィールド酸化膜の境界の下に形成されていた。
。第２図において、２１は半導体基板２９の表面に熱酸
化により形成された薄い熱酸化膜、２２は厚いフィール
ド酸化膜、２３はＰ型半導体基板表面反転防止用Ｐ型領
域、２５はソースあるいはドレインを形成するＮ型領域
、２６はコンタクトホール、２７は基板と同電位の金属
導体、２８はソース、あるいはドレインを形成するＰ壁
領域、３０は基板より高電位の金属導体である。そして
メモリーの基準高電圧制御用として逆方向に挿入される
ＰＮ接合型ダイオードのＰＮ接合部はＰＮ接合ダイオー
ドのＮ型領域はフィールド酸化膜成長後にソースあるい
はドレインを形成するためのＮ型不純物注入により形成
されるため薄い酸化膜の下のみに存在し、前記ダイオー
ドＰＮ接合部Ｐ型半導体基板表面反転防止Ｐ型領域２３
とＮ型領域２５の境界部すなわち薄い熱酸化膜と厚いフ
ィールド酸化膜の境界の下に形成されていた。
上述した従来のメモリー内容書込み時に高電圧を必要と
するメモリーの基準高電圧制御用として逆方向に挿入さ
れるＰＮ接合型ダイオードのＰＮ接合部は薄い熱酸化膜
と厚いフィールド酸化膜の境界の下にあるので、その部
分でのＰ壁領域や、Ｎ型領域の濃度のバラツキや、薄い
熱酸化膜へのキャリアのトラップによる表面濃度の変調
により、ＰＮ接合型タイオードの逆バイアスの耐圧が安
定しない為、メモリー書込み試験前と試験後、或いは熱
ストレスを加える前と後等で、メモリー内容書込み基準
高電圧が大きくバラついてしまう。メモリー内容書込み
基準高電圧が低くなった場合は、メモリーにメモリー内
容を書込む事ができなくなり、又、メモリー内容書込み
基準高電圧が、高くなった場合は、メモリーにメモリー
内容を書込む際にメモリー内部の薄い熱酸化膜を破壊し
てしまうという欠点がある。
するメモリーの基準高電圧制御用として逆方向に挿入さ
れるＰＮ接合型ダイオードのＰＮ接合部は薄い熱酸化膜
と厚いフィールド酸化膜の境界の下にあるので、その部
分でのＰ壁領域や、Ｎ型領域の濃度のバラツキや、薄い
熱酸化膜へのキャリアのトラップによる表面濃度の変調
により、ＰＮ接合型タイオードの逆バイアスの耐圧が安
定しない為、メモリー書込み試験前と試験後、或いは熱
ストレスを加える前と後等で、メモリー内容書込み基準
高電圧が大きくバラついてしまう。メモリー内容書込み
基準高電圧が低くなった場合は、メモリーにメモリー内
容を書込む事ができなくなり、又、メモリー内容書込み
基準高電圧が、高くなった場合は、メモリーにメモリー
内容を書込む際にメモリー内部の薄い熱酸化膜を破壊し
てしまうという欠点がある。
本発明の目的は、基準高電圧制御用として逆方向に挿入
されるＰＮ接合型ダイオードのＰＮ接合部でのＰ壁領域
やＮ型領域の濃度のバラツキを生じに＜＜シ、薄い熱酸
化膜へのキャリアのトラップによる表面濃度の変調をな
くし、安定したダイオードの逆バイアスの耐圧を得るこ
とができる、その結果メモリーにおいては安定したメモ
リーの基準高電圧が得られ、信頼性や、耐久性の高いメ
モリー書込が行える半導体装置を提供することにある。
されるＰＮ接合型ダイオードのＰＮ接合部でのＰ壁領域
やＮ型領域の濃度のバラツキを生じに＜＜シ、薄い熱酸
化膜へのキャリアのトラップによる表面濃度の変調をな
くし、安定したダイオードの逆バイアスの耐圧を得るこ
とができる、その結果メモリーにおいては安定したメモ
リーの基準高電圧が得られ、信頼性や、耐久性の高いメ
モリー書込が行える半導体装置を提供することにある。
本発明の半導体装置は、基準高電圧制御用として逆方向
に挿入されるＰＮ接合型ダイオードを有する半導体装置
において、前記ＰＮ接合型ダイオードのＰＮ接合部が、
厚いフィールド酸化膜上に形成した金属導体に、Ｐ型半
導体基板表面反転防止Ｐ型領域を反転させうる電位をか
けることによってＮ型領域を生じさせ、厚いフィールド
酸化膜の下のＰ型半導体基板表面反転防止Ｐ型領域との
間で、厚いフィールド酸化膜の下に形成されていること
を特徴としている。
に挿入されるＰＮ接合型ダイオードを有する半導体装置
において、前記ＰＮ接合型ダイオードのＰＮ接合部が、
厚いフィールド酸化膜上に形成した金属導体に、Ｐ型半
導体基板表面反転防止Ｐ型領域を反転させうる電位をか
けることによってＮ型領域を生じさせ、厚いフィールド
酸化膜の下のＰ型半導体基板表面反転防止Ｐ型領域との
間で、厚いフィールド酸化膜の下に形成されていること
を特徴としている。
また、本発明はメモリー内容書き込み時に高電圧を必要
とするメモリー装置に適用して効果をあげることかでき
る。
とするメモリー装置に適用して効果をあげることかでき
る。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例の要部断面図である。
は本発明の一実施例の要部断面図である。
本実施例は第２図の従来例に対応してなされたもので、
第２図と同様メモリー内容書き込み時に高電圧を必要と
するメモリー装置について説明する。厚いフィールド酸
化膜成長前に、厚いフィールド酸化膜を成長させる部分
のＰ型半導体基板９の任意の領域に、Ｐ型半導体基板表
面反転防止用のＰ型不純物３を注入する。厚いフィール
ド酸化ＪＩＩ２を成長後、厚いフィールド酸化膜上に金
属導体４を形成し、金属導体に金属導体直下のＰ型半導
体基板表面反転防止用Ｐ型不純物注入領域を、Ｎ型に反
転させうる電位を発生させて、Ｎ型領域１１を形成し、
メモリー内容書込み時に高電圧を必要とするメモリーの
基準高電圧制御用として逆方向に挿入されるＰＮ接合型
ダイオードのＰＮ接合部を厚いフィールド酸化膜の下に
形成してぃる。本実施例によれば、メモリー内容書込み
時に高電圧を必要とするメモリーの基準高電圧制御用と
して逆方向に挿入されるＰＮ接合型ダイオードのＰＮ接
合部は、厚いフィールド酸化膜の下に形成されるので、
薄い熱酸化膜と厚いフィールド酸化膜の境界の影響や薄
い熱酸化膜の影響を避けることができる。
第２図と同様メモリー内容書き込み時に高電圧を必要と
するメモリー装置について説明する。厚いフィールド酸
化膜成長前に、厚いフィールド酸化膜を成長させる部分
のＰ型半導体基板９の任意の領域に、Ｐ型半導体基板表
面反転防止用のＰ型不純物３を注入する。厚いフィール
ド酸化ＪＩＩ２を成長後、厚いフィールド酸化膜上に金
属導体４を形成し、金属導体に金属導体直下のＰ型半導
体基板表面反転防止用Ｐ型不純物注入領域を、Ｎ型に反
転させうる電位を発生させて、Ｎ型領域１１を形成し、
メモリー内容書込み時に高電圧を必要とするメモリーの
基準高電圧制御用として逆方向に挿入されるＰＮ接合型
ダイオードのＰＮ接合部を厚いフィールド酸化膜の下に
形成してぃる。本実施例によれば、メモリー内容書込み
時に高電圧を必要とするメモリーの基準高電圧制御用と
して逆方向に挿入されるＰＮ接合型ダイオードのＰＮ接
合部は、厚いフィールド酸化膜の下に形成されるので、
薄い熱酸化膜と厚いフィールド酸化膜の境界の影響や薄
い熱酸化膜の影響を避けることができる。
以上説明したように本発明は、メモリー内容書込み時に
高電圧を必要とするメモリーの基準高電圧制御用として
逆方向に挿入されるＰＮ接合型ダイオードのＰＮ接合部
を厚いフィールド酸化膜の下に形成することにより、Ｐ
Ｎ接合部でのＰ型領域や、Ｎ型領域の震度のバラツキを
生じにくくし、薄い熱酸化膜へのキャリアのトラップに
よる表面濃度の変調をなくし、安定したダイオードの逆
バイアスの耐圧を得ることができる効果があり、依って
安定したメモリーの基準高電圧が得られ、信頼性や、耐
久性の高いメモリーの書込みが行える効果がある。
高電圧を必要とするメモリーの基準高電圧制御用として
逆方向に挿入されるＰＮ接合型ダイオードのＰＮ接合部
を厚いフィールド酸化膜の下に形成することにより、Ｐ
Ｎ接合部でのＰ型領域や、Ｎ型領域の震度のバラツキを
生じにくくし、薄い熱酸化膜へのキャリアのトラップに
よる表面濃度の変調をなくし、安定したダイオードの逆
バイアスの耐圧を得ることができる効果があり、依って
安定したメモリーの基準高電圧が得られ、信頼性や、耐
久性の高いメモリーの書込みが行える効果がある。
又、本発明によるＰＮ接合型ダイオードをメモリー以外
の部分の基準高電圧制御用として逆方向に挿入しても、
上述したものと同様の効果が得られる。
の部分の基準高電圧制御用として逆方向に挿入しても、
上述したものと同様の効果が得られる。
第１図は本発明の一実施例の要部断面図、第２図は従来
の半導体装置の一例の要部断面である。 １．２１・・・薄い熱酸化膜、２，２２・・・厚いフィ
ールド酸化膜、３．２３・・・Ｐ型半導体基板表面反転
防止用Ｐ型領域、４・・・Ｐ型半導体基板表面反転防止
用Ｐ型領域を反転させうる電位の金属導体、５．２５・
・・ソースあるいはドレインを形成するＮ型領域、６，
２６・・・コンタクトホール、７，２７・・・基板と同
電位の金属導体、８．２８・・・ソースあるいはトレイ
ンを形成するＰ型領域、９，２９・・・Ｐ型半導体基板
、１０．３０・・・基板より高電位の金属導体、１１・
・・４により生じたＮ型領域。
の半導体装置の一例の要部断面である。 １．２１・・・薄い熱酸化膜、２，２２・・・厚いフィ
ールド酸化膜、３．２３・・・Ｐ型半導体基板表面反転
防止用Ｐ型領域、４・・・Ｐ型半導体基板表面反転防止
用Ｐ型領域を反転させうる電位の金属導体、５．２５・
・・ソースあるいはドレインを形成するＮ型領域、６，
２６・・・コンタクトホール、７，２７・・・基板と同
電位の金属導体、８．２８・・・ソースあるいはトレイ
ンを形成するＰ型領域、９，２９・・・Ｐ型半導体基板
、１０．３０・・・基板より高電位の金属導体、１１・
・・４により生じたＮ型領域。
Claims (1)
- 【特許請求の範囲】 １、基準高電圧制御用として逆方向に挿入されるＰＮ接
合ダイオードを有する半導体装置において、前記ＰＮ接
合型ダイオードのＰＮ接合部が、厚いフィールド酸化膜
上に形成した金属導体にＰ型半導体基板表面反転防止ｐ
型領域を反転させうる電位をかけることによりＮ型領域
を生じさせ前記Ｎ型領域とフィールド酸化膜の下のＰ型
半導体基板表面反転防止Ｐ型領域との間で、厚いフィー
ルド酸化膜の下に形成されていることを特徴とする半導
体装置。 ２、半導体装置がメモリー内容書き込み時に高電圧を必
要とするメモリー装置であることを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140829A JPH0434964A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140829A JPH0434964A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0434964A true JPH0434964A (ja) | 1992-02-05 |
Family
ID=15277691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140829A Pending JPH0434964A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0434964A (ja) |
-
1990
- 1990-05-30 JP JP2140829A patent/JPH0434964A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419744A (en) | Non-volatile static ram element | |
| KR960005769A (ko) | 반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치 | |
| KR950021016A (ko) | 불휘발성 반도체 기억장치 | |
| GB1129531A (en) | Improvements in and relating to semiconductor devices | |
| JPH0434964A (ja) | 半導体装置 | |
| JPS55146956A (en) | Semiconductor element having function for avoiding generation of soft error due to alpha ray | |
| JPH03227048A (ja) | 半導体装置 | |
| US4492973A (en) | MOS Dynamic memory cells and method of fabricating the same | |
| US4247863A (en) | Semiconductor memory device | |
| JPH0434962A (ja) | 半導体装置 | |
| JPS5814747B2 (ja) | 半導体記憶装置 | |
| JPS5967666A (ja) | Ｒｏｍ | |
| US5574303A (en) | Semiconductor voltage sensing device | |
| GB1525557A (en) | Semiconductor structure having the function of a diode | |
| JPH02285681A (ja) | フローティングゲート型メモリー素子 | |
| JPS63215077A (ja) | Ｍｏｓトランジスタ | |
| JPS63158870A (ja) | 半導体記憶装置の製造方法 | |
| JP2551837B2 (ja) | 半導体装置 | |
| KR950009245A (ko) | 반도체 다이오드를 이용한 온도센서 제조방법 | |
| JP2602125B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS57103368A (en) | Variable-capacitance device | |
| JPH04129274A (ja) | 半導体装置 | |
| KR0150753B1 (ko) | 데이타 레벨이 서로 다른 데이타의 인터페이스를 위한 입/출력 장치 및 그 제조방법 | |
| JPS60186071A (ja) | 半導体装置の製造方法 | |
| JPS61265861A (ja) | 半導体記憶装置 |