JPH0435046A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0435046A JPH0435046A JP2141883A JP14188390A JPH0435046A JP H0435046 A JPH0435046 A JP H0435046A JP 2141883 A JP2141883 A JP 2141883A JP 14188390 A JP14188390 A JP 14188390A JP H0435046 A JPH0435046 A JP H0435046A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit
- signal input
- external signal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/427—Power or ground buses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体集積回路装置に係わり、特に同一の半導
体チップで異なる機能を発揮し得る装置に関するもので
ある。
体チップで異なる機能を発揮し得る装置に関するもので
ある。
（従来の技術）
一般に半導体集積回路装置には、半導体チップ内部にお
いて回路と接続されていない不接続端子が存在する場合
がある。このような場合、半導体集積回路の多機能化に
伴って新たな機能を付加させるべく、不接続端子を外部
信号人力用端子として用いることがある。
いて回路と接続されていない不接続端子が存在する場合
がある。このような場合、半導体集積回路の多機能化に
伴って新たな機能を付加させるべく、不接続端子を外部
信号人力用端子として用いることがある。
ここで、新たに付加した機能を動作させる内部回路を使
用しない場合に、外部信号入力用電極を浮遊状態にする
と内部回路の誤動作を招くおそれがある。しかし、当初
から備わっていた基本的な機能を損なうことなく互換性
を有するものでないと、生産性の低下を招く。そこでこ
の外部信号入力用電極を、正又は負の電源電位に保持す
る必要がある。
用しない場合に、外部信号入力用電極を浮遊状態にする
と内部回路の誤動作を招くおそれがある。しかし、当初
から備わっていた基本的な機能を損なうことなく互換性
を有するものでないと、生産性の低下を招く。そこでこ
の外部信号入力用電極を、正又は負の電源電位に保持す
る必要がある。
従来の装置では、第３図に示されたような構成により対
処していた。パッケージ１００内の半導体チップ３０１
に、新たな機能を付加させるべく内部回路３０２が形成
されている。外部信号入力用電極として３０３電源用電
極として３０４が存在し、半導体チップ３０１外部には
、外部信号入力用リード１０９と電源用リード３０５が
配置されている。外部信号入力用リード１０９は、装置
外部からの信号を内部回路３０２に与えるものであり、
電源用リード３０５は電源用電極３０４に接続され半導
体チップ３０１内部の各回路に電源の供給を行うもので
ある。そして、内部配線３１０により内部回路３０２と
外部信号入力用電極３０３とが接続されている。
処していた。パッケージ１００内の半導体チップ３０１
に、新たな機能を付加させるべく内部回路３０２が形成
されている。外部信号入力用電極として３０３電源用電
極として３０４が存在し、半導体チップ３０１外部には
、外部信号入力用リード１０９と電源用リード３０５が
配置されている。外部信号入力用リード１０９は、装置
外部からの信号を内部回路３０２に与えるものであり、
電源用リード３０５は電源用電極３０４に接続され半導
体チップ３０１内部の各回路に電源の供給を行うもので
ある。そして、内部配線３１０により内部回路３０２と
外部信号入力用電極３０３とが接続されている。
内部回路３０２を動作させる場合は、この回路に外部よ
り信号が入力されるように、ボンディングワイヤ３０７
により外部信号入力用電極３０３と外部信号入力用リー
ド１０９とを接続する。逆に内部回路３０２を動作させ
ない場合には、ボンディングワイヤ３０７による接続を
行わない代わりに、外部信号入力用電極３０３の電位が
浮遊状態にならないよう内部配線３０９を形成して内部
回路３０２と電源用電極３０４とを接続し、さらに電源
用電極３０４と電源用リード３０５とをボンディングワ
イヤ３０８により接続する。
り信号が入力されるように、ボンディングワイヤ３０７
により外部信号入力用電極３０３と外部信号入力用リー
ド１０９とを接続する。逆に内部回路３０２を動作させ
ない場合には、ボンディングワイヤ３０７による接続を
行わない代わりに、外部信号入力用電極３０３の電位が
浮遊状態にならないよう内部配線３０９を形成して内部
回路３０２と電源用電極３０４とを接続し、さらに電源
用電極３０４と電源用リード３０５とをボンディングワ
イヤ３０８により接続する。
（発明が解決しようとする課題）
しかし内部配線３０９の形成のためには、半導体製造用
マスクが必要である。このため、内部回路３０２を動作
させる場合とさせない場合とで二種類のマスクを用意し
なければならず、コストの上昇及び生産効率の低下を招
いていた。
マスクが必要である。このため、内部回路３０２を動作
させる場合とさせない場合とで二種類のマスクを用意し
なければならず、コストの上昇及び生産効率の低下を招
いていた。
また内部回路と一つの外部信号人力用電極とを接続して
おき、この外部信号入力用電極と外部信号入力用リード
とを接続し、あるいは外部信号入力用電極と電源用リー
ドとを接続することで対処することも考えられる。しか
しこの場合には、第３図における内部回路４０１のよう
に、外部信号入力用リード４０３と電源用リード３０５
とが隣接し、さらに外部信号入力用電極４０２がこれら
のリードの近くに設けられていなければならず、回路設
計及びチップのレイアウト設計上の制約が大きいという
問題があった。
おき、この外部信号入力用電極と外部信号入力用リード
とを接続し、あるいは外部信号入力用電極と電源用リー
ドとを接続することで対処することも考えられる。しか
しこの場合には、第３図における内部回路４０１のよう
に、外部信号入力用リード４０３と電源用リード３０５
とが隣接し、さらに外部信号入力用電極４０２がこれら
のリードの近くに設けられていなければならず、回路設
計及びチップのレイアウト設計上の制約が大きいという
問題があった。
本発明は上記事情に鑑みてなされたものであり、コスト
低減及び生産性の向上を達成し得ると共に、回路設計及
びチップのレイアウト設計に制約を与えない半導体集積
回路装置を提供することを目的とする。
低減及び生産性の向上を達成し得ると共に、回路設計及
びチップのレイアウト設計に制約を与えない半導体集積
回路装置を提供することを目的とする。
（課題を解決するための手段）
本発明の半導体集積回路装置は、半導体チップ上に配置
され回路に接続された第１の電極と、半導体チップ上に
配置され第１の電極に接続された第２の電極と、半導体
チップの外部に設けられ回路を動作させる場合に第１の
電極に接続される外部信号入力用リードと、半導体チッ
プの外部に設けられ回路を動作させない場合に第２の電
極に接続され第１の電極を電源電位にする電源用リード
とを備えたことを特徴としている。
され回路に接続された第１の電極と、半導体チップ上に
配置され第１の電極に接続された第２の電極と、半導体
チップの外部に設けられ回路を動作させる場合に第１の
電極に接続される外部信号入力用リードと、半導体チッ
プの外部に設けられ回路を動作させない場合に第２の電
極に接続され第１の電極を電源電位にする電源用リード
とを備えたことを特徴としている。
（作 用）
回路を動作させる場合は、第１の電極と外部信号入力用
リードとが接続されて回路に外部から信号が入力され、
回路を動作させない場合には、第１の電極に接続された
第２の電極と電源用リードとが接続されて、第１の電極
の電位が電源電位に保持され回路の誤動作が防止される
。このように機能の選択を、半導体チップの内部配線に
は全く影響を与えず電極とリードとの接続関係を変える
ことにより行うため、一種類の半導体製造用マスクで足
りる。また、電位固定用電極を設けることにより電源用
リード及び外部信号入力用リードの位置に関係なく、回
路設計及びチップのレイアウト設計上に制約を与えない
。
リードとが接続されて回路に外部から信号が入力され、
回路を動作させない場合には、第１の電極に接続された
第２の電極と電源用リードとが接続されて、第１の電極
の電位が電源電位に保持され回路の誤動作が防止される
。このように機能の選択を、半導体チップの内部配線に
は全く影響を与えず電極とリードとの接続関係を変える
ことにより行うため、一種類の半導体製造用マスクで足
りる。また、電位固定用電極を設けることにより電源用
リード及び外部信号入力用リードの位置に関係なく、回
路設計及びチップのレイアウト設計上に制約を与えない
。
（実施例）
以下、本発明の一実施例について図面を参照して説明す
る。第１図に、本実施例による半導体集積回路装置の構
成を示す。新しく付加した内部回路１０２は、内部配線
１０３により外部信号入力用電極１０４に接続され、さ
らに外部信号入力用電極１０４は電位固定用電極１０５
に接続されている。外部信号入力用電極１０４は外部信
号入力用リード１０９に近接して設けられ、電位固定用
電極１０５は電源用リード１０８の近くであって、電源
用電極１０６に隣接して設けられている。電源用電極１
０６は、電源用リード１０８にボンディングワイヤ１０
７により接続されており、半導体チップ１０１内部の各
回路に電源を供給するものである。
る。第１図に、本実施例による半導体集積回路装置の構
成を示す。新しく付加した内部回路１０２は、内部配線
１０３により外部信号入力用電極１０４に接続され、さ
らに外部信号入力用電極１０４は電位固定用電極１０５
に接続されている。外部信号入力用電極１０４は外部信
号入力用リード１０９に近接して設けられ、電位固定用
電極１０５は電源用リード１０８の近くであって、電源
用電極１０６に隣接して設けられている。電源用電極１
０６は、電源用リード１０８にボンディングワイヤ１０
７により接続されており、半導体チップ１０１内部の各
回路に電源を供給するものである。
内部回路１０２を動作させる場合は、外部信号入力用電
極１０４と外部信号入力用リード１０９とをボンディン
グワイヤで接続し、電位固定用電極１０５はいずれのリ
ードとも接続しない。逆に内部回路１０２を動作させな
い場合は、外部信号入力用電極］０４はいずれのリード
にも接続せず、代りに電位固定用電極］０５を電源用リ
ード１０８に電源用電極１０６と共にダブルボンディン
グする。これにより、外部信号入力用電極１０４の電位
が電源電位に固定されて浮遊状態にならず、内部回路１
０２の誤動作が防止される。
極１０４と外部信号入力用リード１０９とをボンディン
グワイヤで接続し、電位固定用電極１０５はいずれのリ
ードとも接続しない。逆に内部回路１０２を動作させな
い場合は、外部信号入力用電極］０４はいずれのリード
にも接続せず、代りに電位固定用電極］０５を電源用リ
ード１０８に電源用電極１０６と共にダブルボンディン
グする。これにより、外部信号入力用電極１０４の電位
が電源電位に固定されて浮遊状態にならず、内部回路１
０２の誤動作が防止される。
このように本実施例によれば、ワイヤボンディングの接
続箇所の指定を変えることで容易に機能選択を行うこと
ができる。さらに半導体チップ１０１内部の配線１０３
は固定されているため、半導体製造用マスクは一種類で
足りる。従って、一つの半導体チップ１０１で多品種な
製品の供給をマスクの追加なしで行うことかでき、製造
コストの低減及び生産性の向上を達成することができる
。また、電位固定用電極を設けることにより外部信号入
力用リード及び電源用リードの位置に関係なく、設計上
の自由度が確保される。
続箇所の指定を変えることで容易に機能選択を行うこと
ができる。さらに半導体チップ１０１内部の配線１０３
は固定されているため、半導体製造用マスクは一種類で
足りる。従って、一つの半導体チップ１０１で多品種な
製品の供給をマスクの追加なしで行うことかでき、製造
コストの低減及び生産性の向上を達成することができる
。また、電位固定用電極を設けることにより外部信号入
力用リード及び電源用リードの位置に関係なく、設計上
の自由度が確保される。
上述の実施例は一例であり、本発明は他の装置にも応用
することが可能である。例えば、新たに付加する内部回
路は一つに限られず、二つ以上備えていても適用するこ
とができる。
することが可能である。例えば、新たに付加する内部回
路は一つに限られず、二つ以上備えていても適用するこ
とができる。
第２図に示された装置は、二つの内部回路１０２ａ及び
］０２ｂを備えている。この場合には、各内部回路１０
２ａ及び１０２ｂ毎に、外部信号入力用電極］０４ａ及
び］０４ｂと、電位固定用電極１０５ａ及び］０５ｂが
設けられている。
］０２ｂを備えている。この場合には、各内部回路１０
２ａ及び１０２ｂ毎に、外部信号入力用電極］０４ａ及
び］０４ｂと、電位固定用電極１０５ａ及び］０５ｂが
設けられている。
内部回路１０２ａ、外部信号入力用電極１０４ａ及び電
位固定用電極１０５ａは内部配線１０３ａで接続され、
内部回路１０２ｂ、外部信号入力用電極１０４ｂ及び電
位固定用電極１０５ｂは内部配線１０３ｂで接続されて
いる。
位固定用電極１０５ａは内部配線１０３ａで接続され、
内部回路１０２ｂ、外部信号入力用電極１０４ｂ及び電
位固定用電極１０５ｂは内部配線１０３ｂで接続されて
いる。
外部信号入力用電極１０４ａは、内部回路１０２ａへ入
力すべき信号を供給する外部信号入力用リード１０９ａ
に近接して設けられ、外部信号入力用電極１０４ｂは内
部回路１０２ｂへ入力すべき信号を供給する外部信号入
力用リード１０９ｂに近接して設けられている。また電
位固定用電極１０５ａ及び１０５ｂは、共に電源用電極
１０６に隣接した箇所に位置している。
力すべき信号を供給する外部信号入力用リード１０９ａ
に近接して設けられ、外部信号入力用電極１０４ｂは内
部回路１０２ｂへ入力すべき信号を供給する外部信号入
力用リード１０９ｂに近接して設けられている。また電
位固定用電極１０５ａ及び１０５ｂは、共に電源用電極
１０６に隣接した箇所に位置している。
このように、各内部回路１０２ａ及び１０２ｂ毎に独立
して、外部信号入力用リードあるいは電位固定用リード
のいずれか一方にワイヤボンディングできるよう構成さ
れている。例えば、内部回路１０２ａを用いて内部回路
１０２ｂを用いない場合には、外部信号入力用電極１０
４ａと外部信号入力用リード１０９ａとを接続し、電位
固定用電極１０５ｂと電源用リード１０８とを接続する
。
して、外部信号入力用リードあるいは電位固定用リード
のいずれか一方にワイヤボンディングできるよう構成さ
れている。例えば、内部回路１０２ａを用いて内部回路
１０２ｂを用いない場合には、外部信号入力用電極１０
４ａと外部信号入力用リード１０９ａとを接続し、電位
固定用電極１０５ｂと電源用リード１０８とを接続する
。
これにより、ワイヤボンディングの接続指定を変えるだ
けで機能の選択を行うことができる。
けで機能の選択を行うことができる。
以上説明したように本発明によれば、新たに付加した回
路を動作させる場合は第１の電極と外部信号入力用リー
ドとを接続して回路に信号が入力されるようにし、回路
を動作させない場合には、第１の電極に接続された第２
の電極と電源用リードとを接続して第１の電極の電位が
電源電位に保持され回路の誤動作が防１１−されるよう
にするため、半導体チップの内部配線には全く影響を与
えずに一種類の半導体製造用マスクで機能の選択を行う
ことができ、コスト低減及び生産性の向上を達成するこ
とができる。
路を動作させる場合は第１の電極と外部信号入力用リー
ドとを接続して回路に信号が入力されるようにし、回路
を動作させない場合には、第１の電極に接続された第２
の電極と電源用リードとを接続して第１の電極の電位が
電源電位に保持され回路の誤動作が防１１−されるよう
にするため、半導体チップの内部配線には全く影響を与
えずに一種類の半導体製造用マスクで機能の選択を行う
ことができ、コスト低減及び生産性の向上を達成するこ
とができる。
第１図は本発明の一実施例による半導体集積回路装置の
構成を示したブロック図、第２図は本発明の他の実施例
による半導体集積回路装置の構成を示したブロック図、
第３図は従来の半導体集積回路装置の構成を示したブロ
ック図である。 １００・・・パッケージ、１０１，２０１・・・半導体
チップ、１０２，１０２ａ、１０２ｂ−・・内部回路、
１０３．１０３ａ、 １０３ｂ−・・内部配線、１０
４゜１’０４ａ、１０４ｂ・・・外部信号入力用電極、
１０５．１０５ａ、１０５ｂ・・・電位固定用電極、１
０６・・・電源用電極、１０７・・・ボンディングワイ
ヤ、１０８・・・電源用リード、１０９．１０９ａ。 １０９ｂ・・・外部信号入力用リード。
構成を示したブロック図、第２図は本発明の他の実施例
による半導体集積回路装置の構成を示したブロック図、
第３図は従来の半導体集積回路装置の構成を示したブロ
ック図である。 １００・・・パッケージ、１０１，２０１・・・半導体
チップ、１０２，１０２ａ、１０２ｂ−・・内部回路、
１０３．１０３ａ、 １０３ｂ−・・内部配線、１０
４゜１’０４ａ、１０４ｂ・・・外部信号入力用電極、
１０５．１０５ａ、１０５ｂ・・・電位固定用電極、１
０６・・・電源用電極、１０７・・・ボンディングワイ
ヤ、１０８・・・電源用リード、１０９．１０９ａ。 １０９ｂ・・・外部信号入力用リード。
Claims (1)
- 【特許請求の範囲】 半導体チップ上に配置され、回路に接続された第１の
電極と、 前記半導体チップ上に配置され、前記第１の電極に接続
された第２の電極と、 前記半導体チップの外部に設けられ、前記回路を動作さ
せる場合に前記第１の電極に接続される外部信号入力用
リードと、 前記半導体チップの外部に設けられ、前記回路を動作さ
せない場合に前記第２の電極に接続され、前記第１の電
極を電源電位にする電源用リードとを備えたことを特徴
とする半導体集積回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141883A JP2538698B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体集積回路装置 |
| KR1019910008835A KR940003377B1 (ko) | 1990-05-31 | 1991-05-30 | 반도체 집적회로장치 |
| EP91108897A EP0459502B1 (en) | 1990-05-31 | 1991-05-31 | Semiconductor integrated circuit device |
| US07/708,993 US5134455A (en) | 1990-05-31 | 1991-05-31 | Semiconductor integrated circuit device |
| DE69124007T DE69124007T2 (de) | 1990-05-31 | 1991-05-31 | Integrierte Halbleiterschaltungsanordung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141883A JP2538698B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435046A true JPH0435046A (ja) | 1992-02-05 |
| JP2538698B2 JP2538698B2 (ja) | 1996-09-25 |
Family
ID=15302383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141883A Expired - Lifetime JP2538698B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体集積回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5134455A (ja) |
| EP (1) | EP0459502B1 (ja) |
| JP (1) | JP2538698B2 (ja) |
| KR (1) | KR940003377B1 (ja) |
| DE (1) | DE69124007T2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764941A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS57192046A (en) * | 1981-05-21 | 1982-11-26 | Fujitsu Ltd | Integrated circuit device |
| JPS63283150A (ja) * | 1987-05-15 | 1988-11-21 | Nec Corp | 集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815167B2 (ja) * | 1986-03-26 | 1996-02-14 | 株式会社日立製作所 | 半導体装置 |
-
1990
- 1990-05-31 JP JP2141883A patent/JP2538698B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-30 KR KR1019910008835A patent/KR940003377B1/ko not_active Expired - Lifetime
- 1991-05-31 DE DE69124007T patent/DE69124007T2/de not_active Expired - Fee Related
- 1991-05-31 EP EP91108897A patent/EP0459502B1/en not_active Expired - Lifetime
- 1991-05-31 US US07/708,993 patent/US5134455A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764941A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS57192046A (en) * | 1981-05-21 | 1982-11-26 | Fujitsu Ltd | Integrated circuit device |
| JPS63283150A (ja) * | 1987-05-15 | 1988-11-21 | Nec Corp | 集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0459502B1 (en) | 1997-01-08 |
| EP0459502A3 (en) | 1993-01-13 |
| KR910020881A (ko) | 1991-12-20 |
| DE69124007T2 (de) | 1997-05-28 |
| KR940003377B1 (ko) | 1994-04-21 |
| DE69124007D1 (de) | 1997-02-20 |
| JP2538698B2 (ja) | 1996-09-25 |
| US5134455A (en) | 1992-07-28 |
| EP0459502A2 (en) | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4990996A (en) | Bonding pad scheme | |
| JPH113984A (ja) | 半導体集積回路装置 | |
| JP2560805B2 (ja) | 半導体装置 | |
| JPH0435046A (ja) | 半導体集積回路装置 | |
| KR100416920B1 (ko) | 본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법 | |
| JPS6028256A (ja) | 半導体装置 | |
| JPH0677520A (ja) | 光半導体装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPS59100550A (ja) | 半導体装置 | |
| JPS62216240A (ja) | 集積回路パツケ−ジ | |
| JP2555991B2 (ja) | パッケージ | |
| JPH0364046A (ja) | 半導体装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JPH03228351A (ja) | 半導体装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPS6127646A (ja) | 集積回路 | |
| JP2000012618A (ja) | 半導体集積回路装置 | |
| JP2740374B2 (ja) | 半導体集積回路装置 | |
| JP2778357B2 (ja) | マルチチップモジュール | |
| JPS61113267A (ja) | 半導体装置 | |
| JPS62293748A (ja) | 半導体集積回路装置 | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPH04199570A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |