JPH04355809A - 初期値設定回路 - Google Patents

初期値設定回路

Info

Publication number
JPH04355809A
JPH04355809A JP3131474A JP13147491A JPH04355809A JP H04355809 A JPH04355809 A JP H04355809A JP 3131474 A JP3131474 A JP 3131474A JP 13147491 A JP13147491 A JP 13147491A JP H04355809 A JPH04355809 A JP H04355809A
Authority
JP
Japan
Prior art keywords
circuit
block
reset
output
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3131474A
Other languages
English (en)
Inventor
Mitsunori Dobashi
土橋 光則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3131474A priority Critical patent/JPH04355809A/ja
Publication of JPH04355809A publication Critical patent/JPH04355809A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は同一電源が供給される複
数のブロックを備え,各ブロックに電源断の検出時に内
部状態を初期化する信号を発生する初期値設定回路を備
えた装置における初期値設定方式に関する。
【0002】電子交換機や電子計算機等のプログラムに
よる処理を行う装置(中央制御装置,メモリや周辺装置
,入出力制御装置等)は,電源が停電するとその後の電
源投入により装置を初期化するためにリセット信号が発
生する。これにより,装置は初期状態に設定されて正常
な動作を開始することができる。ところが,電源の瞬断
という短時間だけ供給されない状態が発生すると,停電
状態を自動的に検出できないため,リセット信号が発生
しないという事態が発生する。
【0003】
【従来の技術】第3図は従来例の構成図である。従来の
交換機や,計算機等を構成する各種の装置の電源として
は,主電源装置30から処理装置を構成する複数のブロ
ック31に対して電源が分配され,各ブロックではそれ
ぞれ必要な電源電圧を発生する電源回路32が設けられ
ている。このようなブロックにはリセット機能(外部か
ら操作するリセットボタン等)が設けられていない。そ
の代わりに各ブロックには電源オンを検出すると,ブロ
ック内の回路状態を初期化(リセット)する必要がある
回路に対してリセット信号を発生するリセット回路(初
期設定回路)33を備えている。
【0004】このリセット回路33(パワーオンリセッ
ト回路と称される)は,図のような抵抗,コンデンサ及
びダイオードを組み合わせた回路により構成され,電源
回路32の電圧を監視して,電源オフの状態から電源オ
ンの状態に変化するとパルス信号を発生する。このパル
ス信号がリセット信号としてブロック31内の各回路の
初期値設定端子(図の例ではリセット端子R)に供給さ
れてそれぞれの回路を初期化する。初期化される回路は
,各種のデータやアドレスを保持するメモリ(レジスタ
を含む)や,プログラムや機器の状態を表す回路等であ
る。
【0005】このような構成により,電源がオンになる
と,交換装置の制御装置の状態が最初に自動的にリセッ
トされて,初期状態から起動することができる。動作状
態になった後,電源が停電により供給されなくなると,
装置の動作は停止する。その後電源の給電が再開される
と,リセット回路33により再びリセット信号が発生し
てブロックの各部をリセットして最初から動作を再開す
ることができる。
【0006】この図3の従来の技術によれば,電源が停
電した場合は,リセット回路によりリセット信号が確実
に発生するが,電源回路の瞬間的な異常等により瞬時の
停電(瞬断)が発生した場合は,リセット回路33では
断となる時間が短いため検出ができず,リセット信号を
発生できなかった。この場合,各ブロック内のデータ等
を格納する回路では,電源瞬断により状態が変化する可
能性がある。すなわち,瞬時の断の後電源が元に戻る時
,各回路と接続した周囲の装置または線路(それぞれ所
定の容量を持っている)からの回り込み等による電圧レ
ベルの変化の具合によりレジスタ等の内容が変化すると
いう問題があった。
【0007】この状態でユニットが動作を継続すると,
誤ったデータに基づいて動作して,誤った制御動作を行
ったり,プログラムが暴走する等の障害が発生してしま
う。これに対処するために,電源の瞬断を監視して瞬断
が発生したら自律的に初期化を行うリセット監視回路が
提案された(本願発明の出願人と同一出願に係る,特願
平2−51307号)。
【0008】
【発明が解決しようとする課題】上記の瞬断を監視する
リセット監視回路は,図3に示すように同一電源が供給
された各ブロック内に設けられ,瞬断により回路への影
響が表れたことを監視回路内で検出すると初期設定信号
を発生する構成を備えている。ところが,同じ電源を供
給されている複数のブロックは,それぞれリセット監視
回路が動作するため,電源の瞬断の時間が短い場合には
,瞬断を検出できるブロックと検出できないブロックが
発生する場合がある。その場合,ブロック間に接続され
た信号線35を介して相互に悪影響を与えてシステムが
正常に動作しないという問題があった。
【0009】例えば,あるブロック(これをブロック#
1とする)が瞬断を検出してリセット(初期設定)され
たのに対し,他のブロック(ブロック#2とする)が瞬
断を検出しないものとする。この状態になると,通常各
ブロック間はデータ,制御信号等が転送する信号線によ
り接続されているため,ブロック#1が最初から状態を
開始するのに対し,ブロック#2は他の状態(以前の動
作を継続している状態)であるため,ブロック#2から
#1へ信号線35を介して供給されるデータ(逆方向の
データも)は誤ったデータとなり異常状態になる。この
状態を解消するには電源を落とす以外に対応できなかっ
た。
【0010】本発明は電源を共通にする複数のブロック
において,電源の瞬断が発生した時に一部のブロックだ
けが初期化して他のブロックが初期化しない状態の発生
を防止することができる初期設定回路を提供することを
目的とする。
【0011】
【課題を解決するための手段】第1図は本発明の基本構
成図である。第1図において,1は電源,2は複数個(
#1,#2・・・)設けられたブロック,3は初期設定
回路,4はリセット回路,5は監視回路,50はフリッ
プフロップ回路群(FF群で表示),51は障害検出回
路,6は論理和回路,7は各ブロック内の電子回路を表
す。
【0012】本発明は電源断を検出するリセット回路か
ら発生するリセット信号,瞬断等の異常を検出する監視
回路で発生する検出信号,及び他ブロックで発生する初
期設定信号の各信号の論理和をとってその出力を各ブロ
ック内の初期設定信号として出力すると共に同一電源を
受け取る他ブロックに供給するものである。
【0013】
【作用】ブロック2(例えば,#1)の初期設定回路3
に設けられたリセット回路4は電源1がオンになるとリ
セット信号を発生して論理和回路6を介してブロック内
の電子回路7の各部に初期設定信号を供給する。この時
,リセット回路4から発生したリセット信号は監視回路
5に供給されフリップフロップ回路群50の各フリップ
フロップ回路を予め決められた特定の状態に設定する。 フリップフロップ回路群50が予め設定された状態の出
力を発生すると,障害検出回路51は何も出力を発生し
ない。
【0014】電源の瞬断が発生しても,リセット回路4
でこれを検出できない場合にフリップフロップ回路群5
0の中のどれか一つのフリップフロップ回路でも電源瞬
断による影響を受けて状態が変化すると,障害検出回路
51で,予め設定したパターンと異なることを検出して
検出信号を発生する。この検出信号は論理和回路6を介
して初期設定信号としてブロック2の電子回路の必要な
各部に供給されて初期化される。同時にこの初期設定信
号は他のブロック2(例えば#2)内の論理和回路6に
入力され,そのブロック内の電子回路7を初期化する。
【0015】一方,電源の瞬断が発生した時,瞬断時間
が短い等の関係でブロック2(#1)のリセット回路4
が動作せず(リセット信号を発生しない時),しかも監
視回路5も障害検出信号が発生しない場合に,同じ電源
1が供給されている他のブロック2(#2)において初
期設定信号が発生すると,その信号は他の各ブロックの
論理和回路6に入力しているので,ブロック2(#1)
においてもその論理和回路6から自ブロックの電子回路
7が初期化される。
【0016】
【実施例】第2図は実施例の構成図である。第2図にお
いて,1〜7は上記図1と同様のものであり,1は電源
,2はブロック(図にはブロック#1,ブロック#2だ
け示す),3は初期設定回路,4はリセット回路(RS
Tで表示),5は監視回路,50はフリップフロップ回
路群(FF1〜FFnで表示),51は障害検出回路(
EMAで表示),52は初期設定信号を発生するオア回
路(第1図の6に対応),7は電子回路である。
【0017】動作を説明すると,ブロック#1において
,電源が断になった後投入されるとリセット回路4から
リセット信号が発生し,オア回路52を介してフリップ
フロップ回路群50の各フリップフロップ回路FF1〜
FFnに入力する。各フリップフロップ回路FF1〜F
Fnは,リセット信号をセット端子Sとリセット端子R
の何れかに入力され,何れに入力するかは予め設定され
ている。図の場合,FF1,FF2・・・の順にリセッ
ト端子Sとセット端子Rへ交互に入力される例である。 各フリップフロップ回路のクロック端子CPにクロック
信号が供給されており,リセット信号が発生すると各フ
リップフロップ回路FF1〜FFnの出力端子Qからは
,“0”,“1”・・・“0”の出力が発生する。 これらの出力は障害検出回路51において,予め決めら
れた出力パターンが発生していないかを検出し,予め決
められた出力パターンの場合障害検出回路51は出力を
発生しない。
【0018】電源の瞬断等の障害が発生して,リセット
回路4からはリセット信号が発生しない場合,フリップ
フロップ回路FF1〜FFnの何れかの状態が電源瞬断
による影響を受けて何れか1つのフリップフロップ回路
の状態が変化すると,障害検出回路51から“1”出力
が発生する。この“1”信号はオア回路52に供給され
,その出力は初期設定信号として電子回路7及び他のブ
ロック#2へ供給されると共に,オア回路52を介して
各フリップフロップ回路FF1〜FFnに入力されて初
期の出力パターンの状態に設定する。
【0019】他のブロック#2も,ブロック#1の構成
を備えており,ブロック#2のオア回路52の出力はブ
ロック#1のオア回路52の入力の1つとして供給され
,ブロック#1のオア回路52の出力がブロック#2の
オア回路52に入力される。この実施例では,ブロック
#1とブロック#2の間で初期設定信号が相互に供給す
る構成となっているが,多数のブロックが同一の電源で
動作する時,相互に他のブロックへの初期設定信号の接
続関係を変化させることにより初期設定の単位を変化さ
せるようにすることができる。
【0020】
【発明の効果】本発明によれば電源の一時的な停止(瞬
断)が発生しても自ブロック及び他ブロックを自律的に
初期設定を行うのでプログラムの暴走や誤動作の発生を
防止することができる。また,他ブロックへの初期設定
信号を供給することにより相互に信号が転送されるブロ
ック間の動作が同期するため,誤動作の発生を防止する
ことができる。さらに,監視回路のフリップフロップ回
路の数を増やすことにより信頼性を高めることができる
。これにより,外部からのリセット機能を持たない交換
機や計算機等を構成する各種の装置の信頼性を向上する
ことができる。
【図面の簡単な説明】
【図1】発明の基本構成図である。
【図2】実施例の構成図である。
【図3】従来例の構成図である。
【符号の説明】
1        電源 2        ブロック 3        初期設定回路 4        リセット回路 5        監視回路 50      フリップフロップ回路群51    
  障害検出回路 6        論理和回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  同一電源が供給される複数のブロック
    を備え,各ブロックに電源断の検出時に出力を発生する
    リセット回路を備えた装置における初期値設定回路であ
    って,各ブロックは,前記リセット回路の出力により特
    定パターンが設定されるフリップフロップ回路群を備え
    フリップフロップ回路群が特定パターンを発生しないと
    出力を発生する監視回路と,前記リセット回路の出力,
    該監視回路の出力及び他ブロックからの初期設定信号を
    入力する論理和回路とを備え,該論理和回路の出力を自
    ブロック内の初期設定信号として供給すると共に,該初
    期設定信号を他ブロックへ出力する接続を備えることを
    特徴とする初期値設定回路。
JP3131474A 1991-06-04 1991-06-04 初期値設定回路 Withdrawn JPH04355809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3131474A JPH04355809A (ja) 1991-06-04 1991-06-04 初期値設定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3131474A JPH04355809A (ja) 1991-06-04 1991-06-04 初期値設定回路

Publications (1)

Publication Number Publication Date
JPH04355809A true JPH04355809A (ja) 1992-12-09

Family

ID=15058820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3131474A Withdrawn JPH04355809A (ja) 1991-06-04 1991-06-04 初期値設定回路

Country Status (1)

Country Link
JP (1) JPH04355809A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163701A (ja) * 1997-09-30 1999-06-18 Siemens Ag 極めて迅速なパワーオフ検出を行うパワーオン検出回路
US7701265B2 (en) 2006-04-11 2010-04-20 Elpida Memory, Inc. Power-on reset circuit using flip-flop and semiconductor device having such power-on reset circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163701A (ja) * 1997-09-30 1999-06-18 Siemens Ag 極めて迅速なパワーオフ検出を行うパワーオン検出回路
US7701265B2 (en) 2006-04-11 2010-04-20 Elpida Memory, Inc. Power-on reset circuit using flip-flop and semiconductor device having such power-on reset circuit

Similar Documents

Publication Publication Date Title
US7293182B2 (en) Methods and apparatus for powering a data communications port
US6915441B2 (en) Computer system with multiple backup management processors for handling embedded processor failure
US6532547B1 (en) Redundant peripheral device subsystem
JPH04355809A (ja) 初期値設定回路
CN114296995A (zh) 一种服务器自主修复bmc的方法、系统、设备及存储介质
JP2000165420A (ja) バスシステム
US7627774B2 (en) Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies
JPH0588926A (ja) 監視制御系の自動切替回路
JP2998804B2 (ja) マルチマイクロプロセッサシステム
JPH03254263A (ja) 交換装置のリセット監視回路
KR100729930B1 (ko) 이중화 시스템의 절체 회로
JP2606144B2 (ja) 二重化装置
JP3363579B2 (ja) 監視装置及び監視システム
JP2954040B2 (ja) 割込監視装置
JPH10312301A (ja) 情報処理装置
JP2775536B2 (ja) 電源装置および電源制御方法
JPH03109665A (ja) マイクロコンピュータ装置
JP2856633B2 (ja) 冗長装置
JP2834306B2 (ja) 切り替え制御回路
JPH067385U (ja) 遠隔制御装置
CN119288896A (zh) 风扇控制电路、方法及设备
JPH0118446B2 (ja)
JPH0514323A (ja) 回線制御装置
JP2002215201A (ja) 監視制御装置
JPH11184734A (ja) Cpuの相互監視装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903