JPH0435966A

JPH0435966A - 印字データ書込み方法

Info

Publication number: JPH0435966A
Application number: JP14214390A
Authority: JP
Inventors: Yasuhiko Muramoto; 村本　安彦
Original assignee: Seikosha KK
Current assignee: Seikosha KK
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野〕本発明は、印字データ書込み方法に関するものである。

［従来の技術］従来、プリンタにおける高速印字処理のための印字デー
タの格納方法として、１行分の印字データを格納する記
憶領域を複数個有する記憶部に対し、１つの記憶領域の
印字データの読出しが終了すると、その空領域につぎの
１行分の印字データを格納するものがある。例えば、第
７図のように、それぞれ１行分の印字データを格納する
記憶領域ＸとＹがあり、まず、領域Ｘに第１行目の印字
データを格納し、これを読み出して印字を開始するとと
もに、領域Ｙに第２行目の印字データを格納する。つぎ
に、領域Ｘの印字データの読出しが終了して領域Ｙの印
字データの読出しに移り、領域Ｘが空領域になると、こ
こに第３行目の印字データを格納する。すなわち、一方
の領域の印字ブタを読ろ出しているときに他方の領域に
つぎの］行分の印字データを格納するのである。

［角ヱ決しようとする課題］上記従来の方法では、複数行分の印字データを格納する
ために、１行分の印字データを格納する記憶容量の整数
倍の大容量の記憶部が必要となり、その分回路が大きく
なるとともにコストアンプとなる。

本発明は、印字速度を低下させることなく記憶部の小容
量化を実現できる印字データ書込み方法を提供するとこ
を目的としている。

［課題を解決するための手段］本発明は、３つの記憶領域からなり、かつこのうち２つ
の記憶領域によって所定単位の印字データを記憶可能な
記憶部に対し、所望の２つの記憶領域に印字データを書
き込み、この印字データを読み出して印字を行ない、２
つの記憶領域が空領域となったときに、この２つの空領
域に次の印字データを書き込むようにして、上記課題を
解決するものである。

［実施例］以下、本発明を双方向印字プリンタに用いた場合の一実
施例を図面に基づいて説明する。

第１図において、１は３つの記憶領域からなる記憶部で
あり、１つの記憶領域には０．５行分の印字データが格
納される。すなわち、記憶部１は２つの記憶領域で１行
分の印字データを記憶可能で、全体として１．５行分の
記憶容量を有している。２は印字データの書込みおよび
読出しの際に記憶部１の記憶領域を指定する領域選択回
路、３ａおよび３ｂは印字データの書込み時と読出し時
とで領域選択回路２への信号の切換えを行なう切換え回
路、４は印字データの書込みおよび読出しの際の各記憶
領域選択信号をラッチするラッチ回路、５は印字ヘッド
、６は印字ヘッド５のビン駆動回路、７は印字データの
書込みおよび読出しの制御、ピン駆動回路６の制御等を
行なう制御回路である。

第２図は領域選択回路２の具体的な回路構成を示したも
ので、各部の信号出力状態を第３図に示す。

第４図は印字データの書込み動作を説明するためのもの
で、同図において、１は第１図と同じ記憶部であり、領
域Ａ″　（０（１００）〜（ＩＦＦ’Ｆ）Ｂ−（２００
０）〜（３ＦＦＦ）およびＣ′（４０００）〜（５ＦＦ
Ｆ）に分割されており、各領域には０．５行分の印字デ
ータが格納される。

８は制御回路７から記憶部１をアクセスするアドレスを
示してあり、制御回路７としては、記憶部１は領域Ａ（
００００）〜（ＩＦＦＦ）とＢ（２０００）〜（３ＦＦ
Ｆ）のみを有するものとしてアドレス指定を行なうので
ある。

制御回路７からみたメモリ空間を（００００）〜（３Ｆ
ＦＦ）までの１６にバイト設け、アクセスされる記憶部
１上の領域を（００００）〜（５ＦＦＦ）までの２４に
バイト設ける。記憶部１を領域Ａ゛〜Ｃ′の３つに分割
し、制御回路７からみて（００００）〜（ＩＦＦＦ）ま
でのアドレスか実際にアクセスする記憶部１の領域をＡ
゛またはＢ−１制御回路７からみて（２０００）〜（３
ＦＦＦ）までのアドレスが実際にアクセスする記憶部１
の領域をＢ′またはＣ゛に切り換える切換え回路を設け
ることによって、印字データの書込みおよび読出しは記
憶部１の領域Ａ゛〜Ｃ″のうちの任意の２つの組合わせ
を選択し、これを連続アドレスとしてアクセスする。

本発明による書込み動作の概略について、第６図に基づ
いて説明する。まず、第１行目の印字データが領域Ａ′
とＢ′に書き込まれ、アドレス（００００）から読出し
が開始され、右方向印字が行なわれる（同図（ａ））。

領域Ａ′の読出しが終了すると、領域Ｂ′の読出しが開
始されるとともに領域Ａ゛とＣ゛に第２行目の印字デー
タが書き込まれる（同図（ｂ））。領域Ｂ′の読出しか
終了、すなわち第１行目の印字が終了す２と、つづいて
領域Ｃ′の印字データがアドレス（５ＦＦＦ’）から読
み出され、第２行目が左方向印字される（同図（Ｃ））
。領域Ｃ′の読出しが終了すると、領域へ゛の読出しが
開始されるとともに領域Ｂ゛とＣ′に第３行目の印字デ
ータが書き込まれる（同図（ｄ））。このようにして、
１行分の空領域ができると、直ちに次の行の印字データ
が書き込まれていき、双方向の高速印字が行なわれる。

つぎに、第５図（ａ）のフローチャートに沿って印字デ
ータの上記書込み動作について詳細に説明する。

はじめに、第１行目の印字データは領域Ａ゛とＢ′に格
納され、領域Ａ′のアドレス（００００）から印字デー
タが読み出されて右方向印字が行なわれているものとす
る。なお、右方向印字を行なう場合は、アドレスの小さ
い方から大きい方へ印字データを読み出し、左方向印字
の場合はその逆とする。

まず、右方向印字中か否かが判定される。いま、右方向
印字中なので、つぎに、読み出されている印字データの
アドレスが（ＩＦＦＦ）より大きいか否かが制御回路７
により判定される（ステップ■）。

読出しアドレスが（ＩＦＦＦ）より大きくなったとき、
すなわち領域Ａ−の印字データの印字が終了したときに
、印字領域は領域Ａ゛とＢ′か否かを判定する（ステッ
プ■）。

いま、領域へ゛とＢ′が印字中であり、かつ領域Ａ゛の
印字が終了したので、記憶部１としては領域Ａ″とＣ゛
とが空領域になったわけである。

そこで、第２行目の印字データはこの空領域Ａ゛とＣ′
に書き込めばよく、ステップ■において、領域Ａ′とＣ
′の選択が行なわれる。この選択は、第３図（ｂ）のよ
うに、領域選択回路２の端子ＳＬ１　、　ＳＬ２の入力
信号をそれぞれ“０゛１”とすることによって行なわれ
る。つまり、第３図（ｂ）に示すように、制御回路７か
らのアドレス出力（００００）〜（ＩＦＦＦ）はそのま
ま記憶部１のアドレス（００００）〜（ＩＦＦＦ）に供
給し、アドレス出力（２０００）〜（３ＦＦＦ）につい
ては、記憶部１のアドレス（４０００）〜（５ＦＦＦ）
に供給することによって、領域Ａ゛とＣ′が選択される
（ステップ■）。

こうして、領域Ａ゛とＣ゛に第２行目の印字データが書
き込まれる（ステップ■）。

そして、後述する印字データの読出しによって、領域Ａ
″　Ｃ′に先に書き込まれた第２行目の印字データがア
ドレス（５ＦＦＦ）から読み出され、左方向印字が行な
われていく。

この印字中において、第５図（ａ）の書込みルーチンは
、例えば、１０１Ｓごとの割込み処理によって実行され
ており、左方向印字の場合は、ステップ■によって印字
アドレスが（４０００）を越えたか否かの判断が行なわ
れる。つまり、領域Ｃ′中の印字データの印字が終了し
たか否かが判定され、これがｙｅｓになると、領域Ｂ”
、Ｃ−が印字中か否かの判定が行なわれる。いまは、領
域ＡＣ゛の印字中なので、ｎｏの判定が出て、領域Ｂ−
Ｃ−が選択される。こうして、領域Ｃ′の印字終了によ
って、領域Ｂ″　Ｃ′が空領域になったことが判定され
、この領域に第３行目の印字データが書き込まれるので
ある。

つぎに、第３行目の印字が行なわれ、右方向印字中で読
出しアドレスが（ＩＦＦＦ）より大きいが、領域へ゛と
Ｂ−の印字中でない場合は、読出しアドレスが（３ＦＦ
Ｆ）より大きいか否かが判定される（ステップ■）。す
なわち、領域Ｂ′の印字が終了したか否かの判定が行な
われる。これがｙｅｓになると、領域Ａ−Ｂ−が空領域
となったことが判定され、領域選択回路２の各端子の信
号状態を第３図（ａ）のように切り換え、領域Ａ′とＢ
′が選択されて第４行目の印字データが書き込まれる（
ステップ■−）。

つぎに、第４行目の印字が行なわれ、読出しアドレスが
（４０００）より小さいか否かが制御回路７により判定
され（ステップ■）、読出しアドレスが（４０００）よ
り小さくなったときに、領域Ｂ′とＣ゛が印字中か否か
の判定が行なわれる（ステップ■）。

いま、領域Ｂ′とＣ′の印字中ではないので、読出しア
ドレスが（２０００）より小さいか否かが判定される（
ステップ■）。すなわち、領域Ｂ゛の印字が終了したか
否かの判定が行なわれる。

これかｙｅｓになると、領域Ｂ−Ｃ−が空領域となった
ことが判定され、領域選択回路２の各端子の信号状態を
第３図（ｃ）のように切り換え、領域Ｂ′とＣ′が選択
される（ステップ■′）。こうして領域Ｂ−とＣ″に第
５行目の印字データが書き込まれる。

以上か印字データの書込み動作であり、記憶部１に１行
分の空領域ができたときに、次の行の印字データを格納
する。

つぎに、印字データの読出し動作を第５図（ｂ）のフロ
ーチャートに沿って説明する。

ｎ行目の印字が終了すると、このときのラッチ回路４の
端子Ａ−ＳＥＬＩとＡ−９ＥＬ２の信号状態を端子Ｂ−
ＳＥＬＬとＢ−８ＥＬ２の信号状態としてラッチする（
ステップ■′）。すなわち、ｎ行目の印字中に端子Ａ−
９ＥＬＬとＡ−９ＥＬ２の信号状態に基づいてｎ＋１行
目の印字データの書込みが行なわれるので、端子Ａ−９
ＥＬｌとＡ−８ＥＬ２の信号状態をみれば、ｎ＋１行目
の印字データがどの領域に格納されたかわかるのである
。

つぎに、端子Ｂ−８ＥＬＩとＢ−３ＥＬ２の信号がそれ
ぞれ切換え回路３ａおよび３ｂを介して領域選択回路２
の端子ＳＬＩ　、　ＳＬ２に供給される（ステップ■゛
）。すなわち、領域Ａ′とＢ′に書き込まれた印字デー
タを読み出すのであれば、領域選択回路２の各端子の信
号状態は第３図（ａ）のように切り換えられ、領域Ａ゛
とＢ′が選択される。

以上のようにして読出し領域が選択され、右方向印字の
場合は小さいアドレスから、左方向印字の場合は大きい
アドレスから印字データが順次読み出される（ステップ
■゛）。

以上の動作により、１．５行分の記憶容量の記憶部を用
いて、高速印字を実現する。

【効果］本発明によれば、印字速度を低下させることなく、印字
データの記憶部を小容量化でき、プリンタの小型化およ
びコストダウンに効果を発揮するところ大である。

【図面の簡単な説明】

第１図は、本発明を用いたプリンタの回路構成を示した
ブロック図、第２図は第１図要部の具体的な回路構成を
示した電気回路図、第３図は第２図の回路の各部の信号
状態を示した説明図、第４図および第６図は第１図の動
作を説明するための説明図、第５図（ａ）および（ｂ）
は第１図の動作を説明するためのフローチャート、第７
図は従来例を説明するための説明図である。１・・・記憶部以　　上出願人　　株式会社　精　工　舎

Claims

【特許請求の範囲】

　３つの記憶領域からなり、かつこのうち２つの記憶領
域によって所定単位の印字データを記憶可能な記憶部に
対し、所望の２つの記憶領域に印字データを書き込み、
この印字データを読み出して印字を行ない、２つの記憶
領域が空領域となったときに、この２つの空領域に次の
印字データを書き込むことを特徴とする印字データ書込
み方法。