JPS6089256A - フアイル制御装置 - Google Patents

フアイル制御装置

Info

Publication number
JPS6089256A
JPS6089256A JP58195953A JP19595383A JPS6089256A JP S6089256 A JPS6089256 A JP S6089256A JP 58195953 A JP58195953 A JP 58195953A JP 19595383 A JP19595383 A JP 19595383A JP S6089256 A JPS6089256 A JP S6089256A
Authority
JP
Japan
Prior art keywords
file
record
address
data
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58195953A
Other languages
English (en)
Inventor
Masamitsu Mori
森 政光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industry and Control Solutions Co Ltd
Original Assignee
Hitachi Engineering Co Ltd Ibaraki
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd Ibaraki, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd Ibaraki
Priority to JP58195953A priority Critical patent/JPS6089256A/ja
Publication of JPS6089256A publication Critical patent/JPS6089256A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ファイルの入出力制御装置に関する。
〔発明の背景〕
従来のファイル制御は、あらかじめ定められたデータ格
納アドレス、読出しレコード数りγの制御情報をal算
機内部に持たねばならなかった。また、】ファイルのデ
ータをlリコード11(位で任意のアドレスに格納する
ことができなかった。この様な方法では、内部メモリに
制限のないシステ11では問題ないが、少容凧のメモリ
内で多数の機能に分割されたオーバーレイ構造のプログ
ラムを制御することは、非常に複雑となる欠点があった
〔発明の目的〕
本発明の目的は、ファイル内に制御データを持たせ、メ
モリ内の制御データを少なくし、1フアイル内の各レコ
ードデータをブロック単位とし、lファイルの複数ブロ
ックを任意のアドレスに格納する装置を提供するにある
、 〔発明の概要〕 本発明のV?徴は、■ファイル内の各レコー1〜の先頭
に制御データである格納アト1ノス、ロープインク後の
実行ア1−レス、次レコードの読込み要否情報、1リコ
ードデータ及びチェックサムデータから構成されたファ
イルを用い、ファ・rル管理を容易にするにある。
〔発明の実施「す〕
以下、本発明の実施例を図面によりi7Y’絹に説明す
る。
具体例は、ファイル内のレコード洛納アドレスが異なり
、ファイルデータを読込み後、任意のアドレスよりプロ
ゲラ11を実行さ仕たい機能を持つオーバーレイ構造プ
ロゲラ11の、1機能のファイル使用例である。
第1図において、ファイルのがnレコードブロックより
構成されているものとする。
ファイル■のレコードデータ■を読込み、格納アドレス
■に1ノコートデータ■を格納する。レコード■の次レ
コード読込み要否ピッI−Aを判定し、ビットオン状態
であれば、次レコードデータを読込み、該当アドレスに
格納する。同様にし℃、次ブロツク読込み要否ピッ1−
がオフになるまで行なう。オフ状態後、日−デインク終
了後の実行要否ピッl−Bを判定し、オン状fM3であ
Iシば、1リコード内の実行アドレスをNtjV[、%
実行アドレスとする。
第2図は、本発明によるファイル制fallの一実施例
のフローチャートである。
〔発明の効果〕
本発明によれば、ファイル制御データを、!flt7.
1メモリに持つことなく、ファイル内の各Iノコ−ドデ
ータを任意のアドレスに格納することができる。
【図面の簡単な説明】
第1図はファイル内のレコードの構成図、第2図は本発
明の一実施例のフローチャー1−である。 A・・・次レコード読込み要否ピッ]へ、B・・・ロー
ディ゛ング終了後の実行要否ピッ1〜。 第 tm 第 2 (2)

Claims (1)

  1. 【特許請求の範囲】 1、複数ファイルから成るファイル情報の制御装置にお
    いて、 前記ファイル内に制御データを持たせろことを特徴とす
    るファイル制御装置。
JP58195953A 1983-10-21 1983-10-21 フアイル制御装置 Pending JPS6089256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58195953A JPS6089256A (ja) 1983-10-21 1983-10-21 フアイル制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58195953A JPS6089256A (ja) 1983-10-21 1983-10-21 フアイル制御装置

Publications (1)

Publication Number Publication Date
JPS6089256A true JPS6089256A (ja) 1985-05-20

Family

ID=16349717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58195953A Pending JPS6089256A (ja) 1983-10-21 1983-10-21 フアイル制御装置

Country Status (1)

Country Link
JP (1) JPS6089256A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273689A (ja) * 1985-05-29 1986-12-03 Toppan Moore Co Ltd 履歴情報と更新情報の識別手段を備えたicカ−ド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273689A (ja) * 1985-05-29 1986-12-03 Toppan Moore Co Ltd 履歴情報と更新情報の識別手段を備えたicカ−ド

Similar Documents

Publication Publication Date Title
WO2006051780A1 (ja) 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置
JPS6089256A (ja) フアイル制御装置
JPH01261758A (ja) コンピュータ装置
JPH04167039A (ja) データ書き込み方式
JP2961781B2 (ja) データ処理装置
JPS6086654A (ja) 他cpuからのシステムリモ−トロ−デイング方式
JPS60134940A (ja) 情報処理装置のレジスタ選択方式
JP2507399B2 (ja) デ―タベ―ス装置
JPH0435966A (ja) 印字データ書込み方法
JP2845746B2 (ja) マイクロプログラム制御装置
JPH04160636A (ja) 駆動情報のロード制御方式
JPS6061852A (ja) 書込みデ−タ照合方式
JPS61133451A (ja) メモリシステム
JPH02165358A (ja) 学習機能付きプログラムロード方式
JPS5899840A (ja) 制御記憶装置
JPS5824955A (ja) デ−タ管理装置
JPS6186859A (ja) バス選択装置
JPS59155606U (ja) シ−ケンスコントロ−ラ
JPH01233526A (ja) データアクセス及びプログラム呼出方式
JPS63118852A (ja) 仮想記憶装置の制御方式
JPH04333953A (ja) バンクメモリ制御方式
JPH01177151A (ja) 情報処理システム
JPH03237858A (ja) トーキ送出装置
JPH0736774A (ja) メモリ管理装置
JPH01243120A (ja) ファームウェア制御装置