JPH043596Y2 - - Google Patents

Description

【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は、偏差の方向により位相が反転し偏差
の大きさにより振幅が変化する交流入力信号を直
流信号に変換する同期整流回路に係り、特に出力
特性の改善を図つた同期整流回路の改良に関す
る。

＜従来の技術＞ 以下、従来の技術を図面を用いて説明する。

第４図は従来の同期整流回路の回路図である。
第４図において、１は偏差αの方向により位相が
反転しその偏差αの大きさにより振幅が変化する
交流入力信号ωを出力するシンクロであり、例え
ばオートパイロツト等で設計針路と船舶の実際の
方位角との偏差を検出する時等に用いられる。シ
ンクロ１のロータ巻線R₁，R₂には、ロータ巻線
R₁，R₂を励磁する交流が後述する同期整流回路
内の交流同期信号発生回路から供給されている。
このシンクロ１は偏差αによりシンクロ軸が所定
の角度だけ回転すると、ステータ巻線S₁，S₂間に
Ｉで示す交流波形（位相は、ロータ巻線R₁，R₂
間に供給される交流の位相との比較結果で決ま
る）を有する交流入力信号ωが発生する。２はシ
ンクロ１から交流入力信号ωを入力し直流信号μ
を出力する同期整流回路であり、この同期整流回
路２は交流入力信号ωの値に応じて抵抗値が調整
される分圧抵抗R〓，R〓と、トランスＴと、この
トランスＴの一次側に接続され交流入力信号ωの
波形に同期した交流同期信号を出力する交流同期
信号発生回路Ｅと、交流入力信号ωを整流するた
めトランスＴの二次側の両端と中点に接続された
交流同期信号発生回路Ｅにより交互にスイツチン
グ動作を行うスイツチ素子Q₁，Q₂から成り、分
圧抵抗R〓，R〓の中点Ａとスイツチ素子Q₁，Q₂の
中点Ｂからシンクロ１に入力される偏差αの大小
に比例し極性は偏差αにより反転するに示すよ
うな実線又は破線で示すような脈動の多い直流信
号μを出力する構成となつている。

＜考案が解決しようとする問題点＞ 上述した従来の技術における同期整流回路の本
考案に係わる問題点は、出力は脈動の多い直流
信号であるため、直流分を取出すには複雑なリツ
プルフイルターが必要である。サーボ系の偏差
検出としてシンクロ／周期整流を使用した場合
は、系のＳ／Ｎ比を良くするためにリツプルフイ
ルタの遅れ時間を大きくして脈動の少ない直流信
号にしたい。しかしながらこのようにすると系の
安定性が劣化するので実際上は実現困難である。
サーボ系の利得を調整する場合は直流信号を分
圧する回路が必要となるが、分圧回路はデジタル
化が困難であるのでCPUとの接続を考えた場合
等は他の余分な回路を設ける必要があり製品が高
価となる。等がある。

＜考案の目的＞ 本考案は上述した問題点に鑑みて成されたもの
で、脈動や遅れが無くかつ利得調整が容易な同期
整流回路を安価に提供することを目的とする。

＜問題点を解決するための手段＞ 上述の目的を達成するため本考案の手段は、偏
差の方向により位相が反転しその方向により位相
が反転しその偏差の大きさにより振幅が変化する
交流入力信号を入力し、この交流入力信号の波形
に同期した交流同期信号に基づいて交流入力信号
を整流して直流信号を出力する同期整流回路にあ
つて、同期整流回路の構成を、交流同期信号の１
周期内に一定位相のサンプルパルスを発生するサ
ンプルパルス発生装置と、サンプルパルスに基づ
いて交流入力信号をサンプルホールドするサンプ
ルホールド回路とした。

＜実施例＞ 以下、本考案の具体的実施例を図面を用いて詳
細に説明する。尚、以下の図面で第４図と重複す
る部分は同一番号を付してその説明は省略する。

第１図は本考案の同期整流回路のブロツク線図
である。

第１図において、３は本考案の同期整流回路で
ある。この同期整流回路３は、交流同期信号発生
回路Ｅと、トランスＴと、トランスＴを介して入
力される交流同期信号を１周期内に一定位相のサ
ンプルパルスを発生するサンプルパルス発生装置
４と、サンプルパルスに基づいて交流入力信号ω
をサンプルホールドし直流信号δを出力するサン
プルホールド回路５とで構成されている。サンプ
ルパルス発生装置４は第１図の構成においては、
ダイオードＤと抵抗Rψで構成される整流回路４
１ａと、この整流回路４１ａで整流された交流同
期信号を波形整形する波形整形回路４１ｂとから
成る波形整流・整形回路４１と、波形整流・整形
回路４１で波形整流・整形された信号に基づいて
サンプルパルスを発生する例えば第１のモノステ
ーブルマルチバイブレータ（以下「MM」とい
う）４２ａと第２のMM４２ｂで構成されるパル
ス発生手段４２とで構成される。

第２図は第１図に示す同期整流回路３のタイム
チヤートである。

第２図において、ａは交流同期信号発生回路Ｅ
から出力される交流同期信号波形、ｂは整流回路
４１ａで整流された整流波形、ｃは波形整形回路
４１ｂで波形整形された整形波形、ｄは第１の
MM４２ａの出力パルス、ｅは交流同期信号の１
周期τ中に一定位相θのサンプルパルスを出力す
る第２のMM４２ｂの出力パルス、ｆは交流入力
信号ωの波形、ｇはサンプルホールド回路５で交
流入力信号ωがサンプルされた時の波形である。
第２図から明らかなように、サンプルパルスが１
周期τ中の一定位相θに発生しているためサンプ
ルホールド回路５の出力は脈動の無い直流信号δ
となり、交流入力信号ωが変化した場合でも１周
期毎に追従するので応答遅れも発生しないことが
判る。

＜実施例の変形＞ 第１図において、第１のMM４２ａのパルス幅
を変えることが可能な構成とすると、交流入力信
号ωが一定であつてもサンプルホールド回路５の
出力を変化させること即ち、利得の調整を行なう
ことが容易に実現できる。第３図はこの利得制御
のデジタル化を実現可能とした具体的なブロツク
線図である。

第３図において、４２a′はクロツクジエネレー
タ４２a₁とプリセツトカウンタ４２a₂で構成され
る第１の変形MMであり、プリセツトカウンタ４
２a₂にCPU等からのデジタルデータηを入力す
ることでパルス発生時間幅が制御できる。

尚、サンプルパルス発生装置４は第１図の回路
構成に限定されるものではない。例えば、波形整
流・整形回路４１の構成を、一方に基準値（＝
０）が接続され他方に交流同期信号が入力する比
較器の構成としても第２図ｃの波形は得られる。
要はサンプルパルス発生装置４の構成は、１周期
内の一定位相のサンプルパルスを発生することが
可能であればよい。

＜考案の効果＞ 以上、本考案を具体的に実施例と共に詳細に述
べたように、交流入力信号の波形に同期した交流
同期信号の１周期内の一定位相のサンプルパルス
を発生させ、このサンプルパルスに基づいて交流
入力信号をサンプルホールドする本考案の同期整
流回路は、複雑なリツプルフイルターを使用する
ことなく脈動の無い直流信号が得られるので、サ
ーボ系に使用した場合の制御性が向上する。又、
デジタル化が容易にできる。等の効果がある。

【図面の簡単な説明】

第１図は本考案の同期整流回路の回路図、第２
図は第１図のタイムチヤート、第３図は本考案の
他の実施例（利得制御のデジタル化を実現可能と
した）を示すブロツク線図、第４図は従来の同期
整流回路のブロツク線図である。 １……シンクロ、２，３……同期整流回路、４
……サンプルパルス発生装置、５……サンプルホ
ールド回路。

Claims (1)

1. 【実用新案登録請求の範囲】 偏差の方向により位相が反転し偏差の大きさに
   より振幅が変化する交流波形の交流入力信号をス
   テータ巻線間から出力するシンクロ、該シンクロ
   のロータ巻線を励磁する前記交流入力信号の波形
   に同期した交流同期信号を供給する交流同期信号
   発生回路を有し、前記シンクロから交流入力信号
   を入力して前記交流同期信号に基づいて整流して
   直流信号を出力する同期整流回路において、 前記交流同期信号を波形整流・整形する波形整
   流・整形回路及びこの波形整流・整形された信号
   に基づいて前記交流同期信号の１周期内に一定位
   相のサンプルパルスを発生するパルス発生手段か
   ら成るサンプルパルス発生装置と、 前記サンプルパルスに基づいて前記シンクロか
   らの交流入力信号をサンプルホールドして脈動の
   無い直流信号を出力するサンプルホールド回路
   と、を具備したことを特徴とする同期整流回路。