JPH04364362A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、スイッチングインバ
ータ形式の電源回路に関するものであり、詳しくは、電
圧共振および電流共振の双方を利用してスイッチング損
失を極限まで減少させ変換効率の向上を図るとともに、
回路内の各部電圧および各部電流の動作波形をより正弦
波に近づけて低雑音化を図った電源回路に関する。

【０００２】

【従来の技術】従来、電源回路構成としては、通常大型
電源トランスを用いその１次巻線に商用ＡＣ電源を接続
し２次側出力を整流平滑するものが多かったが、これと
は別にスイッチング電源と称される小型軽量かつ高効率
の電源があった。後者のものには、交互にオンオフする
スイッチング素子（トランジスタ、サイリスタ、ＭＯＳ
−ＦＥＴ等）を用いた、例えば、ハーフブリッジ、フル
ブリッジ、プッシュプル形等のスイッチングインバータ
の電源回路があった。従来、このスイッチングインバー
タは、動作電圧、動作電流ともに方形波によるものであ
ったためノイズの発生が多く、また基本的に高周波動作
となるため、整流ダイオードのリカバリータイム、スイ
ッチングトランジスタのオフタイムが有限値であること
により発生する損失による発熱が問題となっていた。近
年、このスイツチングインバータ形式の電源回路におい
て、共振を利用して電流もしくは電圧波形を正弦波に近
づけることで高調波の発生を少なくし、ノイズを少なく
するとともに、素子の損失も小さくする工夫がされてい
る。

【０００３】

【発明が解決しようとする課題】しかし、これらの共振
形スイッチング電源は、スイッチング素子のオンオフの
タイミングの設定がシビアであり、この設定が不完全で
あると効率の向上は望み薄であったし、場合によっては
タイミングを決めるため回路電流等を検出する必要があ
って回路の複雑化も招来しており、さらには、共振の利
用といっても実際には、電流または電圧のどちらか一方
の波形を共振により正弦波に近づけるものが殆どであり
、本来この種の回路から生じるノイズは電圧によるもの
と電流によるものの双方が存在するを考慮すると、未だ
不完全なものであった。この発明は、この種共振形電源
において、簡単な構成で、極めて高効率でかつ極めて低
雑音の電源回路を実現しようとするものである。

【０００４】

【課題を解決するための手段】この発明の電源回路は、
直流電源と、オンオフ制御可能なスイッチング素子を含
み前記直流電源をスイッチングして交流に変換し出力す
るスイッチング手段と、供給される交流入力を全波整流
しコンデンサで平滑して直流出力を取り出す直流出力手
段と、前記スイッチング手段の出力端子に流れる電流に
対して直列に形成される直列共振手段と、前記スイッチ
ング手段の出力端子に生じる電圧に対して並列に形成さ
れる並列共振手段と、前記スイッチング手段のスイッチ
ング素子を間欠的にオンするように制御するタイミング
制御手段とを具備しており、前記直流出力手段を用いる
ことにより前記直列共振手段の共振電流から直流出力を
取り出すとともに、前記並列共振手段の並列共振電圧を
用いることにより前記スイッチング手段の出力端の電位
を一方の電位から他方の電位へ変化させ、もって、前記
スイッチング手段のスイッチング素子の全てのスイッチ
ング動作がほぼ零電圧またはほぼ零電流で行われるよう
に構成するとともに、回路内の動作電圧および動作電流
の高調波成分を低減するように構成したことを特徴とす
る。

【０００５】

【作用】この発明によれば、スイッチング素子の全スイ
ッチング動作が電圧零または電流零のいずれかで行われ
るため、スイッチング損失が極めて零に近く、回路全体
としての効率は、整流素子損失を除けばほぼその理論的
限界近くまで向上する。整流素子損失はどうしても排除
しきれないものであるがこれも電源回路の出力電圧をよ
り高電圧にしていけば無視可能となる。また、直列共振
電流および並列共振電圧のいずれも単一周波数に近いス
ペクトラムとなり、回路各部の共振ディップと緩衝して
リンギングあるいはオーバシュートを生じる可能性が激
減する。したがって高調波等の不要輻射が極めて少なく
なる。すなわち、電流、電圧、双方の波形を共振の利用
により正弦波に近づけノイズを少なくするとともに、ス
イッチングロスを小さくする。またスイッチングトラン
ジスタのオンオフのタイミングは固定でよく、設定が容
易であり全体の回路がシンプルに設計できる。

【０００６】

【実施例】まず、図１は、この発明の電源回路の基本原
理ブロック図である。この電源回路は、直流電源１と、
それぞれ任意のタイミングでオンオフ可能なスイッチン
グ素子を含み、前記入力直流電源をスイッチングして交
流に変換し出力するスイッチング手段２と、供給される
交流入力を全波整流しコンデンサで平滑して直流出力を
取り出す直流出力手段３と、前記スイッチング手段の出
力端子に流れる電流に対して直列に形成される直列共振
手段４と、前記スイッチング手段の出力端子に生じる電
圧に対して並列に形成される並列共振手段５と、前記ス
イッチング手段のスイッチング素子を間欠的にオンする
ように制御するタイミング制御手段６とを具備してなる
。

【０００７】図２は、上述したブロツクを今少し構成的
に示した基本原理構成図である。図２に示す基本原理構
成の動作を、各部の動作タイミングを示す図３を用いて
説明する。図２においてスイッチング素子Ｓ１、Ｓ２が
、図３（カ）（キ）のタイミングでオン、オフを繰り返
している時、電源電圧＋ＶＩ、−ＶＩは、Ａ点において
ほぼ波高値ＶＩの交流となり、インダクタンスＬ２、コ
ンデンサＣ２を通ってダイオードＤ１、ダイオードＤ２
で整流され、コンデンサＣ３、コンデンサＣ４で平滑さ
れて、ＺＶ１の直流となり、負荷ＲＬに電流が流れてい
る。Ｓ１がオンしている時、Ｄ１が順方向となりチャー
ジ電流がＣ３に流れ込むが、Ｓ１およびＤ１のインピー
ダンスが十分小さいとして、Ｃ３＞＞Ｃ２に設定されて
いるため、この電流はＬ２とＣ２による正弦波状の直列
共振電流となる（図３中（イ）参照）。この共振電流は
、半波経過して電流の向きが逆になるところでＤ１が逆
電圧となりオフするため、直列共振できなくなり、共振
が停止する。つまり、共振電流が半波終了して電流が零
に戻ったところで共振は自動的に止まる。

【０００８】この時Ｃ２には、流れた共振電流に対応し
た電荷が蓄積され両端に電圧が残る（図３中（オ）参照
）。この電荷ＱＣ２＝Ｃ２・ＶＣ２は次のＳ２がオフす
るサイクルで負荷に放出されるので、エネルギのロスに
はならない。またインダクダンスに畜えられるエネルギ
は、電流に比例するため、電流零で共振が止まったとき
Ｌ２のエネルギは零である。このことは、ここでの有害
なノイズの発生が極めて少ないことを意味するとともに
、最終的な回路で電圧共振モードが成立する大きなポイ
ントである。Ｌ２の磁気エネルギを完全に零にするには
、共振電流が零にもどるまでＳ１をオンしておく必要が
ある。共振電流が零になった後はＳ１をオンし続けても
何も起らないが、エネルギを伝達しない時間が長くなる
だけで非効率的なため、多少のマージンを見てオフすれ
ばよい。Ｌ２、Ｃ２による共振の時間は一定であるため
、Ｓ１のオン時間も一定値でよい。

【０００９】Ｓ１をオフする時、電流共振は終了し、電
流が零になっているため、Ｓ１を流れる電流はインダク
タンスＬ１に流れる電流のみである。Ｌ１の値はＬ２、
Ｃ２と独立して設定でき、Ｌ１＞＞Ｌ２とすることで、
Ｌ１を流れる電流は、Ｌ２、Ｃ２の共振電流に比べて十
分小さな値とできるため、Ｓ１はほとんど零電流オフと
なり、オフ時の損失が極めて小さくなる。Ｓ１がオフす
ると（まだＳ２はオンしていないためＳ１、Ｓ２ともに
オフ）Ｄ１、Ｄ２もオフしているためここでの動作は単
にＬ１とコンデンサＣ１のみとなる。Ｓ１がオンしてい
る間にＬ１に蓄えられた磁気エネルギー（電流）はＣ１
との並列共振を動作させるエネルギとなり、Ａ点の電圧
を正弦波状で低下させ、零を超えて−ＶＩに近づいてい
く。この間の動作が電圧共振モードである。なお、電圧
共振波形は原理的には電圧基準電位（図３（ア）中に零
と表記した電位）と交差する点に対して上下点対称の形
となり図３（ア）のごとく形成されるはずであるが、回
路構成によっては（具体的には、後述するタイミング制
御回路等がその結合巻線を介してこの電圧共振のエネル
ギを一部消費しているような場合が考えられる）、波形
変形が生じ得る。

【００１０】Ａ点の電位が−ＶＩ近く（Ｃ４の一端電位
より下ると）になると、Ｄ２がオンし、Ｌ１の残ってい
るエネルギ（電流）をＬ２、Ｃ２、Ｄ２を通じてＣ４に
放出するがＬ１の電流はもともと小さく設定されている
ため、電流的には大きな変化とならず、Ａ点の電位が−
ＶＩ近くで止っている状態となる。このままＳ１、Ｓ２
をオフし続けると、Ｓ１がオンしていた時間の約半分の
時間でＬ１の磁気エネルギー（電流）は零となりＬ１（
Ｃ１）の両端電圧は−ＶＩ近くの電位から零に向かって
落ちてゆくことになる。逆に言えばＳ１のオン時間の約
半分の時間は、Ｌ１の磁気エネルギーでＡ点を−ＶＩ近
くの電位に保持できるため、その間にＳ２をオンすれば
、Ｓ２はその両端電圧が非常に小さい状態でオンする零
電圧オン動作となり、オン時の損失も極めて小さくなる
。Ｓ２をオンさせる時の両端電圧（上記−ＶＩ近くと表
現した値と−ＶＩとの差）は厳密に言えば零でなく、主
にＳ１のオン時の電流共振後に残ったＶＣ２等による電
圧が存在している。しかし、ＶＣ２はＣ２の値によって
異なった値となる。同じ共振周波数でもＬ２とのかね合
いでＣ２の設定には自由度があり、一般的に、直列共振
が正常に起こる範囲でＣ２を大きくＬ２を小さくしたほ
うがロスが小さくなるのでＶＣ２も結果的に小さい値と
なり、ＶＩに比べればほとんど無視できる電圧となる。

【００１１】Ｓ２をオンすると負側の電流共振が生じＣ
４にチャージ電流が流れる。以後は図３に示すように上
述した動作をＳ１とＳ２の立場を入れ換えつつ繰り返し
ていく。Ｓ１をオフしてからＳ２をオンするまでの時間
は、Ｌ１、Ｃ１による電圧共振によりＡ点が−ＶＩ近く
に達する時間より多少長くとればよく、これもそれ以上
長く取りすぎても非効率なだけである。この時間もそれ
ほど厳密な設定を必要とせず、固定値でよい。なお、念
のため、Ｓ１、Ｓ２のオン期間と、Ｓ１またはＳ２をオ
フしてからＳ２またはＳ１をオンするまでの時間につい
て、今少し検討しておくと、一般的には、各スイッチ素
子のオン期間が前記直列共振手段の共振半周期より大き
く、両スイッチ素子の双方オフ期間が前記並列共振手段
の共振周期の１／２より小さくなるようにしてやればよ
いといえるが、その際にも、Ｌ１、Ｃ１による電圧共振
回路に予め与えられるエネルギ量についての検討と、加
えて同一の並列共振周波数とする場合でもＬ１とＣ１の
各値の設定のしかたに注意すべきであろう。すなわち、
各スイッチ素子のオン期間がその付与エネルギを決定し
ているわけであり、与えられたエネルギ（すなわちオン
期間相当値）に対してオフ期間はおのずと制約を受ける
ことになる。本発明者の解析によれば、実際には、オン
期間とオフ期間が決定されれば、その時点でスイッチン
グ周波数は決まり、この発明の動作を満足する並列共振
（電圧共振）周波数、および並列共振波形の利用部分は
一義的に決ってしまうことが判明している。例えば、オ
ン期間を有限小（ほぼ零）に設定すると、その場合の電
圧共振波形は、スイッチング周波数とほぼ同一周波数で
ほぼ正弦波上に変化をするように見える。なお、場合に
よつては電圧共振の電圧ピーク値に達しても、いまだ所
望の２ＶＩなる出力端電位変化を実現し得ない場合も有
り得るので注意が必要である。

【００１２】さらに、以上の説明から明かなように、各
共振回路の値の設定条件として、Ｌ１＞＞Ｌ２、Ｃ２＞
＞Ｃ１であることが望ましく、整流方式は全波整流方式
とする必要があり、また、平滑方式は、電流共振のため
にコンデンサインプット方式とし、平滑コンデンサの容
量は直列共振手段のコンデンサより相当に大きくして、
電流共振のＱが低下しないようにする必要がある。

【００１３】次に、上述した原理構成の実用的価値につ
いて今少し詳細に吟味してみる。まず、図２に示される
原理構成の出力電圧の設定について述べる。この原理構
成は、一見、トランス等の電圧変換手段が見えないため
、出力電圧の調整ができないようにも見える。しかし、
出力整流回路構成を２倍以上の倍電圧化構成とすれば、
入力電圧と出力電圧が整数倍の関係で変化する。また、
並列共振手段のインダクタンスを自己トランスとして構
成すれば任意の電圧出力を得ることができる。すなわち
、インダクタンスＬ１を構成するトランス等の任意の巻
線位置に中間タップを設け、スイッチング回路出力端と
直列共振回路のスイッチング回路出力端側の一端を必要
端子間に接続してやれば任意の電圧出力が得られる。こ
のように図１または図２に示す構成は出力電圧について
相応の自由度を持つ。次に入出力間のアイソレート機能
について述べる。この種電源の一つの機能に、１次側２
次側の絶縁（アイソレート）があるが、図１または図２
のように表現してしまうと、その機能はないかに見える
が、後述する中間トランスを利用した具体的構成によれ
ば、絶縁機能を具備させることができる。次に、負荷変
動に対する出力レギュレーションについて述べる。図１
または図２に示す構成は特別な定電圧機能は具備してい
ない。これは、この発明の電源回路の用途の１つとして
、オーデイオ用電力増幅器等の電源回路が想定されてお
り、そのような用途の場合には、増幅器出力に定格負荷
より異常に小さい負荷が接続されても回路がオーバーパ
ワーとなり焼損すること等を防止するため出力段の定電
圧化は通常行なわないほうがよいためであるが、別の用
途にこの電源回路を用いる場合あるいは増幅器の電源で
も何らかの理由から定電圧化が必要な時には、さらに定
電圧化のための付加構成をつけたり、あるいはこの電源
回路の後段側に、例えばシリーズレギュレータをつけれ
ば済むことである。また、基本的な負荷電力追従性（負
荷電流が変動しても、出力電圧がほぼ一定で出力電流の
み変化する機能）については、通常のトランス電源回路
同様、図１または図２の構成も当然備えている。すなわ
ち、負荷電流に応じて出力取出コンデンサの電圧低下が
決まり、この電圧低下の電圧差Ｖが、直列共振手段の両
端インピーダンスＺ（原理的には零、但し実際には有限
小値）に印加され、ほぼＶ／Ｚで定まる直列共振電流が
流れる。すなわち、大電力消費時には共振電流は大きく
、小電力消費時に小さい。

【００１４】上述した原理構成を実際の回路として具体
化しようとする場合、上述した原理構成の説明からも明
かなように、各共振回路の値の実際の設定条件として、
Ｌ１＞＞Ｌ２、Ｃ２＞＞Ｃ１であることが望ましいため
、Ｌ１は、トランスの１次自己インダクタンス、Ｌ２は
、独立したインダクタンスを使用するかまたはトランス
の１次２次間の漏れインダクタンスを利用する方法が有
効的に用い得る。また整流回路は、トランスの２次側に
来るため、センタタップ方式かブリッジ方式のどちらで
もよいが、電流共振を正負の電流で行なわせる必要があ
るため全波整流方式とする必要がある。平滑方式は、電
流共振のために、コンデンサインプット方式とし、Ｃ３
＞＞Ｃ２として電流共振のＱが低下しないようにする。 トランスを１次側から見たとき、図４のように見える。 トランスはもともと、自己インダクタンスと漏れインダ
クタンスを持っているので、設計時にこれを適切な値に
することで、図２のＬ１、Ｌ２の代わりに使用できる。 また、一般的なトランスではもともとＬ１＞Ｌ２となっ
ている。

【００１５】図２に示す原理構成回路を変形すると図５
のようになる。図５において、電流共振は、Ｌ２と２分
割されたＣ２で行なわれ、電圧共振は２分割されたＣ１
とＬ１で行なわれる。電圧共振のループ内にはＬ２、Ｃ
２も含まれる点で、図２のものとと異なるかに見えるが
、Ｌ２＜＜Ｌ１、Ｃ２＞＞Ｃ１であるため、Ｌ２、Ｃ２
の存在は電圧共振に影響を与えることはなく、実質的な
電圧共振は図２の構成と同様にＣ１とＬ１で行なわれる
。図６は、自己インダクタンスＬ１と漏れインダクタン
スＬ２を持つトランスＴ１を使用したより具体的な実施
例回路である。出力回路はセンタタップ方式としてある
。センタタップ方式を採用した理由は、各整流サイクル
における整流経路上のダイオード数を減らしてこれらダ
イオードによる損失を最小限にし回路全体の効率向上に
寄与させるためである。そして、Ｓ１、Ｓ２のベースは
、図３（カ）（キ）のようなタイミングを持つ駆動回路
により、固定タイミングでドライブされる。このように
極めてシンプルな回路で、ローノイズ、高効率の電源回
路が実現できる。

【００１６】以上述べた電源回路の構成についてその効
果をまとめると次のようになる。電流共振による効果と
してまず電流性ノイズの低減がある。電流性ノイズは特
に電流の多いところで電流の急な変化を生じさせると多
量に発生するが、電流共振により正弦波状に変化した電
流が零になったところで自動的に止まるため、ノイズの
発生が極めて少ない。次に効率の改善であるがＳ１、Ｓ
２が零電流オフとなるとともにＤ１、Ｄ２も電流が零に
なってから電圧が反転するため、リカバリーの時間の影
響が少なく、これに起因する効率の悪化がなくなる。電
圧共振による効果もノイズの低減と効率の向上にある。 電源回路に使われる半導体等の部品は放熱のためシャー
シ等に絶縁物を介して取り付けられるがこれより、部品
電極とシャーシは電気容量をもつことになる。よって部
品電極が交流信号をもつこの容量を通じて電流が流れ、
コモンモードノイズの主な原因となる。また半導体はそ
れ自身接合容量をもち、インダクタンスやトランスも線
間容量をもっている。これらの容量は回路図上に表われ
ないが現実にはそれぞれの部品や回路基盤中に存在して
いるため、回路が動作している時にはこれらの容量には
すべて電流が流れている。この電流は容量に流れる電流
であるため電圧の変化が（ｄＶ／ｄＴ）大きいほど大き
な電流となり、方形波でスイッチングした場合、パルス
状の電流となり、電流性ノイズとなったり、シャーシに
流れた電流はパルス状のコモンモードノイズの原因とな
る。また、このパルス状の電流はスイッチングトランジ
スタから供給されるため当然それは損失を生じ効率を低
下させる。ｄＶ／ｄＴの大きな電圧は高い周波数成分を
含むため回路から直接放射される電波（不要副射）も当
然大きくなる。

【００１７】電圧共振を利用して波形を正弦波の一部と
し、ｄＶ／ｄＴを小さくすることで、これらの改善が実
現できるが、この発明では、この電圧共振がＳ１、Ｓ２
双方ともオンしている時にＬ１、Ｃ１のみで作られるた
め、スイッチング素子の損失が発生せず、Ｌ１、Ｃ１を
流れる電流も相互のエネルギの移動だけであって、無効
電力のみであり、電圧共振による損失は極めて少ない（
原理的には零である）。ここで重要なことは、電圧性の
ノイズを低減するには、回路内のすべての端子の電圧波
形のｄＶ／ｄＴが小さいことが必要である。一箇所でも
方形波形があればそこがノイズ源となってしまう。一般
的な電圧共振形の電源回路は、回路中のあるポイントが
正弦波状になるものの方形波形が存在しているものが多
い。（例えばトランス出力とか）この発明は、実用的な
ローノイズ化を（外の回路部分に）最量的目標としてお
り、すべての電圧波形がＬ１、Ｃ１の電圧共振波形と相
似になることが特長である。この点が満たされた理由は
、電流共振と時間を分けて電圧共振を利用しているため
である。電流共振によりＳ１、Ｓ２、Ｄ２の電流を零に
し、Ｌ２の磁気エネルギも零にしてから、電圧共振モー
ドにもち込み、Ｓ１、Ｓ２、Ｄ１、Ｄ２をオフの状態に
しておくことで電圧共振モード中のＬ２、Ｃ２の電流移
動を零にすることでＡ点とＡ’点の波形を同じにしてい
る。これにより、Ｌ１、Ｃ１の端子電圧波形とＳ１、Ｓ
２、Ｌ２、Ｃ２、Ｄ１、Ｄ２のすべての端子の波形が同
じ（相似）になり、方形波形は回路中から消える。

【００１８】次に各スイッチング素子のスイッチングタ
イミングを制御するタイミング制御手段について説明す
る。まず、この発明を実施するにあたり用いるタイミン
グ制御回路の構成のベースとなつている回路構成につい
て図７を用いて説明する。この図７に示す回路は、本発
明者が特願昭５６−１２３８３９号として出願し特公平
３−１９１４号として出願公告されたものであり、その
タイミング制御に関する部分の概略動作としては、巻線
２１または２２によりオン電圧が印加されると抵抗２３
または２４により主スイッチングトランジスタ２５また
は２６がオンされ、時定数回路２７または２８により補
助スイッチングトランジスタ２９または３０が一定時間
後にオンすると主スイッチングトランジスタ２５または
２６がオフするというものである。この回路をベースと
して、この発明の電源回路のタイミング制御手段として
構成したものが図８に示すものである。

【００１９】コンデンサ３１、３２は、図７の構成では
存在しなかったが、この発明の実施例の回路では必要と
なる。図７の構成の制御対象としては基本的に、方形波
によるインバータ回路であり、すなわち、主スイッチン
グトランジスタ２５または２６がオフして電流が切れる
と、トランスＴ１の自己インダクタンス（Ｌ１）および
漏れインダクタンス（Ｌ２）によりトランスの電圧が瞬
時に反転するため、反対側の主スイッチングトランジス
タ２６または２５はその電圧を利用して（帰還巻線によ
り）即時にオンすれば良かったわけである。もう少し詳
しく説明すると、図７の回路は電流共振型ではないため
、トランスＴ１の漏れインダクタンス（Ｌ２）を利用し
てはいない。しかし、トランスの漏れインダクタンスは
、零にはできず、どうしてもある値は存在する。主スイ
ッチングトランジスタ２５または２６をオフしたとき、
漏れインダクタンスＬ２には電流が流れているので、図
７の回路の場合、電流を流し続けようとしてスパイク状
に電圧が反転することになる。よって、極めてｄＶ／ｄ
Ｔの大きな波形で切り替わることになる。方形波インバ
ータでは、漏れインダクタンスは何のメリットにもなら
ないので、なるべく小さくするようにトランスを設計す
る。また、漏れインダクタンスは零ではないため、仮に
電流共振をさせずに、この発明における並列共振コンデ
ンサＣ１相当のコンデンサ３３、３４のみを追加し、ト
ランスＴ１の自己インダクタンスＬ１と電圧共振させ、
切り替わる波形のｄＶ／ｄＴを下げようとしても、漏れ
インダクタンスＬ２の電流が流れている状態で切り替え
ることになり、Ｌ１を流れる電流よりはるかに大きいＬ
２の電流で波形は決定され、スパイク状の電圧が発生し
てしまう。

【００２０】しかし、この発明を実施する場合は、主ス
イッチングトランジスタ２５がオフすると電圧共振モー
ドとなり、共振波形が主スイッチングトランジスタ２６
の電圧をほぼ零にした後で、これをオンする必要がある
。図７のように、コンデンサ３１、３２がないと、帰還
巻線の電圧が主スイッチングトランジスタ２６をオンさ
せる電圧になったところで、すぐにオンし、図９に示す
ように、電圧共振モードが半ばを過ぎた当りで崩れ、ｄ
Ｖ／ｄＴの大きな波形に変化してしまう。これを防ぐた
めにコンデンサ３１、３２を追加し、抵抗３５、３６と
の時定数により図９中のＴだけオンを遅らせることで点
線のような電圧共振波形にできる。なお、主スイッチン
グトランジスタ２５および２６のオンオフタイミングと
、ＶＴ１、ｉＤ１、ｉＤ２の関係は、図３中（カ）（キ
）および（ア）（イ）（ウ）に示されるものと同じであ
る。そして、図３中に示したＴＱ１、Ｔｏｆｆ、Ｔｉ、
Ｔｖの各期間を、ＴＱ１≧Ｔｉ、Ｔｏｆｆ≧Ｔｖとなる
ように設定する。

【００２１】図８は、この発明の実施例の回路が動作す
るのに必要な基本要素をすべて含んでいるが、このまま
では自己起動ができない。起動は、別の回路により単発
パルスを同回路中に注入することでも動作させられるが
、ここでは少ない部品で実現することができる図１０の
回路を示す。なお、図１０は図８の主スイッチングトラ
ンジスタ２５周辺を抜粋して示してある。 （起動回路）図１０において主スイッチングトランジス
タ２５のベース回路に抵抗４０、コンデンサ４１、ダイ
オード４２が追加されている。抵抗４０は電力ロスを伴
うので高抵抗とし、強い起動のためにはコンデンサ４１
の容量を大きくする。電源をオンしたとき、トランスの
巻線電圧は零であり、コンデンサ４１の充電電荷も零で
ある。抵抗４０を流れる電流はわずかであり、コンデン
サ４１を充電しながら抵抗３５を通り、巻線を流れ、Ｂ
点に至るが、抵抗３５に大きな電位差を生じさせるほど
の電流ではない。よって、最初はＢ点、Ｃ点、Ｄ点はほ
ぼ同電位であるため主スイッチングトランジスタ２５も
オフしている。

【００２２】時間とともにコンデンサ４１は充電されＢ
点とＤ点の電位差が主スイッチングトランジスタ２５の
ベースエミッタ間順方向電圧に達するとトランジスタ２
５が能動領域に入る。このとき正帰環巻線から抵抗３５
、コンデンサ４１を通ってトランジスタ２５のベースに
至る正帰環ループが形成され、正帰還により主スイッチ
ングトランジスタ２５は加速的にオンし、巻線から抵抗
３５を通って流れる大きなベース電流によりオンを続け
る。このとき抵抗３５からコンデンサ４１に流れる電流
は、抵抗４０から逆充電される電流よりはるかに大きい
ため、コンデンサ４１の電位はダイオード４２の順方向
電位となり、起動後は、このダイオード４２の順方向電
位で固定される。よって起動後にトランジスタ２５のオ
フタイミングで抵抗４０により、主スイッチングトラン
ジスタ２５が誤ってオンすることはない。

【００２３】（デューティ補正動作）この発明が応用で
きる２石式のスイッチング電源では、交互にオンオフす
る２つのトランジスタおよび２つの整流ダイオードに流
れる電流値がそろっていることが望まれる。しかしスイ
ッチング電源の場合トランスの巻線抵抗が極めて低い値
であるため、ロスが少ない反面、抵抗性のロス電圧で電
流のアンバランスを押え込むことができない。特に大電
力の電源では電流経路の抵抗値が極めて小さいため重大
な問題となる。電流がアンバランスになると、電流のピ
ーク値が大きくなり、半導体、トランス等の発熱が大き
くなり、１石式のような動作となるため効率も１石式と
同等まで低下し、２石使用した意味がなくなる。電流に
アンバランスを生じさせる原因は２つあり、一つ目はト
ランスの誘起電圧そのもののアンバランスによるもので
ある。図１１はトランスの巻線電圧を示している。例え
ば図８のトランジスタ２５、ダイオードＤ１がオンする
側のサイクルがＡであり、トランジスタ２６、ダイオー
ドＤ２がオンするサイクルがＢである。トランスの巻線
電圧は直流成分を持たないため、サイクルＡとサイクル
Ｂの面積は等しくなる。スイッチング素子の損失がない
とき、ＶＡ＋ＶＢは図８では電源電圧Ｖと等しくなる。 しかし、ＶＡ＝ＶＢとなるには、波形が上下で同じ形と
して、ＴＡ＝ＴＢである必要が生じる。これは領域Ａと
領域Ｂの面積が等しくなるようにトランスが動作するた
めＴＡがＴＢとほぼ同じ場合、ＶＡとＶＢもほぼ同じと
なってしまうことによる。この問題は上述した特公平３
−１９１４号に詳述されているので参考にされたい。よ
ってＶＡ＝ＶＢとするためには、ＴＡ＝ＴＢつまりデュ
ーティ比が正確に５０％となるようスイッチング素子を
駆動する必要が生ずる。

【００２４】もう１つの原因は、電流経路で発生するロ
ス電圧がサイクルＡとサイクルＢで異なることである。 このロスは電流が大きいほど多いため、電圧共振モード
ではほとんど影響なく、電流共振モードで発生する。サ
イクルＡでの電流経路はスイッチングトランジスタ２５
、トランスＴ１、分割された直列共振コンデンサＣ２、
ダイオードＤ１であり、サイクルＢではスイッチングト
ランジスタ２６、トランスＴ１、分割された直列共振コ
ンデンサＣ２、ダイオードＤ２である。ここで、分割さ
れた直列共振コンデンサＣ２はどちらも通過するから差
はないが、トランスＴ１は、１次は同一巻線であるが２
次は異なる巻線を電流が流れるため、これに抵抗値差が
あればロス電圧は異なる。スイッチングトランジスタ２
５、２６のオン抵抗差、ダイオードＤ１、Ｄ２の順方向
電圧差はそのままロス電圧の差となる。特にＤ１、Ｄ２
の順方向電圧は、電流が一方に偏ると発熱が大きくなり
、温度上昇し、順方向電圧が低下することでロス電圧が
少なくなるため、さらに電流がアンバランスになる方向
に加速してしまう。

【００２５】電源が小電力の場合、ダイオードの順方向
電圧の差やトランジスタのオン抵抗の差よりもトランス
の巻線抵抗によるロス電圧の方が大きくなるため、２つ
目の原因による影響はそれほど目立たず、１つ目の電圧
デューティを５０％にすることでほとんど問題は解決さ
れる。この発明を実施する電源回路においては損失が少
なく相当に大きな出力を得ることができるため、特に大
出力とした場合に備えて、上述した２つ目の原因による
アンバランスの問題を解決しておくべきである。デュー
ティが正確に５０％であっても発生する電流の偏りを解
決するためには、サイクルＡでのロス電圧をＶＬＯＳＡ
、サイクルＢでのロス電圧をＶＬＯＳＢとすれば図１１
のＶＡ、ＶＢを用いると、ＶＡ−ＶＬＯＳＡ＝ＶＢ−Ｖ
ＬＯＳＢとする必要がある。しかし、ロス電圧は一定で
はなく、電流値、温度等で変動するため、ＶＡおよびＶ
Ｂを一定値としてこれを満たすことは現実には不可能で
ある。ＶＡ、ＶＢの比は電圧デューティで決定されるた
め、言い換えればデューティは固定値では駄目であり、
ロス電圧の変化に合わせてデューティを変化させ、電流
バランスを取り続ける必要があることになる。

【００２６】デューティを固定したままで電流のアンバ
ランスをなくす方法として次の２つが考えられる。１つ
目は、２次側の整流方式を倍電圧方式とすることである
。デューティやロス電圧の差による電圧差は各コンデン
サへの充電電圧の差となるが、負荷電流は各コンデンサ
の合計電圧から共通に流れ出すため、各ダイオードを流
れる電流量は必然的に同じになる。２つ目は、ブリッジ
整流方式とし、トランス１次側経路に直列にコンデンサ
を入れる方法である。直列コンデンサの存在により、ト
ランス巻線から負荷に流れる電流は正負の電流値の量が
等しい交流電流（ＤＣオフセット電流を含まない）とな
るため、これも必然的にアンバランスにはなり得ない。 よって、上述した２つの場合は、電圧デューティをほぼ
５０％としておけば、実用上問題となるような電流の偏
りは発生しない。しかし、この２つの回路は、ともに１
つの出力電圧を作り出すために２つの整流ダイオードを
通って電流が流れるため、２つのダイオードの順方向電
圧分のロスを生じる。整流ダイオードによる損失は、ス
イッチング電源の回路中で最も大きな問題となる場合が
一般的であるため、ここの損失が２倍になることは重大
な問題となる。特に、低電圧大電流出力の電源では大幅
に効率が低下する。

【００２７】このような損失を少なくするため、通常ス
イッチング電源の整流方式は、センタタップ方式（図８
参照）や、±２電源の場合センタタップブリッジ方式を
使用するのが一般的であるが、この場合２次側で電流の
アンバランス分を防止する手法はないと思われる。高効
率化のためにはセンタタップもしくはセンタタップブリ
ッジ方式を使用せざるを得ない場合には、やはり先に述
べたデューティを変化させて電流バランスを保つ手法が
必要である。（先の説明は、仮にデューティが正確に５
０％であってもロス電圧がアンバランスであると電流の
アンバランスを生じるという意味であり、デューティを
正確に５０％にする努力をしても根本解決にならないこ
とを示したものである。しかし、そもそも今回のような
わずかなロス電圧の差が問題となる場合、この電圧差よ
り小さな誤差しか持たない波高値を得るデューティ比は
極めて正確に５０％でなくてはならないため、これ自体
も容易なことではない。よってロス電圧の差はないとい
う条件で、電流のアンバランスを無くそうとしたときも
、同じように、電流がそろうようにデューティを自動的
に制御させるしかないと考えられる。逆にそうしたとき
、デューティが正確に５０％を維持している状態にでき
る。）

【００２８】デューティを変化させて電流バランスを保
つ手法についてであるが、実は図７の構成が不完全なが
らその能力を持っていた。しかし、このデューティを補
正する能力、正確に言うと、デューティ比を５０％に補
正する能力がないのは２次側から負荷電流を取り出さな
いときである。負荷があろうがなかろうがデューティは
５０％であることが望ましいとの考えは間違いではない
が、この無負荷時にデューティが定まらないという動作
は、負荷時には、電流バランスが自動的にそろうという
動作の一部であった。つまり、もともと電流が自動的に
バランスするようにデューティを自動調整しながら動作
する能力（完全なものではないが）を持った回路から負
荷をなくして電流を零にしたため、デューティが定まら
なくなっていたのである。確かに電流を取り出したとき
は自動的にデューティは５０％に近い状態になるが、図
７の回路はデューティが５０％で動作するはずであると
考え、何らかの原因で無負荷時に不安定な状態になるの
でそれを無くせばよいとの観点で検討されていた。実際
には、無理やりデューティを固定しようとすると電流バ
ランスがずれたままになり易いのであるが、電力のそれ
ほど大きくない電源の場合それほど電流のアンバランス
は目立たないものである。以下に述べる手法は、この図
７とは逆の手法で解決させようとしていることになるが
、これは図７の構成が無意味というわけではなく、電源
の容量により両方とも有効な手段となり得るものである
。ただし、以下に述べる解決方法の方がより本質的で有
効であるといえる。

【００２９】図１２に示すように、一定のデューティ（
ここでは５０％としておく）をもつ信号源によりコンデ
ンサを介して１次巻線が駆動されるトランスの２次巻線
波形ＶＴ２の正負いずれか一方（ここでは正側とする）
の電圧のみから負荷電流を取り出したとする。波形は図
１３に示すようになる。ここで、ｉＤは、ＶＴ２の正側
の電圧を低下させるように働く。先に述べたようにトラ
ンスの巻線電圧は正と負の面積が等しくなるため、仮に
正側のＶＴ２が低下した場合、同じ面積を保つためには
ＴＡ＞ＴＢとならなくてはならない。よって、ｉＤはＴ
Ａを長く、ＴＢを短くする方向にデューティを変化させ
る力となるが、駆動側が一定の（５０％の）デューティ
を保つように動作している場合、デューティは変化でき
ないためＶＴ２は電流経路でロスする電圧降下分だけの
低下にとどまる。

【００３０】しかし、駆動信号源が一定周期で発振しな
がら、デューティの保持能力がなく、どのようなデュー
ティも取り得る場合、ｉＤを流すと、正側の電圧が低下
すると同時にＴＡが長くなり、負側の電圧は大きくなり
ＴＢは短くなる。最終的に、ｉＤが零になるまで正側の
電圧は低下し、デューティは極端に偏った波形となる。 図１２の構成の場合、このようにｉＤが零になって出力
電圧がなくなってしまうが、センタタップ型整流の場合
、出力電流は正負両方のサイクルで取り出すため、図１
３のｉＤに相当する片側のサイクルのみから流れる電流
は、電流のアンバランス分そのものである。よってアン
バランス分はなくなり、正負のサイクルの電流値が同じ
になるデューティに自動的に調整されることになる。 図１４に示すように、センタタップ方式の場合でも駆動
信号源のデューティ保持能力をなくしておくと、ｉＤ１
とｉＤ２のアンバランス電流が零になるようなデューテ
ィに自動調整される。

【００３１】図７の回路もデューティの保持能力がある
とはいえず、電流のアンバランスを少なくする効果は持
っているのであるが、同時に発振周波数を一定に保つ能
力は不確実である。そのため、アンバランス電流がデュ
ーティを変化させる力は、デューティの変化だけでなく
、発振周波数の変化としても消費され、確実な動作と言
えるものではない。図１５に示す回路は、これらを完全
に解決するためのもので、発振周波数は一定でかつデュ
ーテイ保持能力を完全に失わせることができる。これは
図８の時定数回路の抵抗２７Ｒ、２８Ｒにダイオード４
５（４６）を並列接続するだけで実現できる。このダイ
オードを追加した場合の動作を説明する。主スイッチン
グトランジスタ２５および補助スイッチングトランジス
タ２９のエミッタ電位を基準電圧（零）として、帰還巻
線電圧をＶＬＦ１、トランジスタ２９のベース電圧をＶ
Ｑ２Ｂ、トランジスタ２５のベース電圧をＶＱ１Ｂ、同
トランジスタ２５のコレクタ電圧をＶＱ１Ｃとすると、
それぞれの波形は図１６に示すようになる。

【００３２】帰還巻線電圧が負側に下降する時、負側の
電圧Ｖ２は、ダイオード４５を通してコンデンサ２７Ｃ
を負にチャージする。この電圧がＶ３であるが、ダイオ
ード４５の順方向電圧をＤＦとすると、Ｖ３＝Ｖ２−Ｄ
Ｆである。電圧が反転してＶＬＦ１が正の電圧になると
、抵抗２７Ｒからの電流でコンデンサ２７Ｃがチャージ
されＶＱ２Ｂが上昇していく。同時にトランジスタ２５
のベース電圧ＶＱ１Ｂは抵抗３５とコンデンサ３１の時
定数でＶＬＦ１にやや遅れて上昇し、ＶＱ１Ｂがトラン
ジスタ２５のベースエミッタオン電圧ＶＢＥＱ１（Ｖ５
）に達すると、同トランジスタ２５はオンする。ＶＱ２
Ｂが上昇を続けトランジスタ２９のベースエミッタオン
電圧ＶＢＥＱ２（Ｖ４）に達すると同トランジスタ２９
がオンし、ＶＱ１Ｂが低下する。トランジスタ２９によ
ってベース電流を切られるとともに、ベース蓄積電荷を
放電されたトランジスタ２５はオフし電圧が反転する。 ここで周波数およびデューティを決定するタイミングは
、コンデンサ２７Ｃの電圧が−Ｖ３からＶ４まで上昇す
る時間で決定される。この間の上昇カーブは、−Ｖ３か
ら＋Ｖ１に至る時定数回路２７の時定数カーブの一部で
ある。Ｖ３＝Ｖ２−ＤＦであるため、このカーブは図１
７のようになる。Ｖ１＋Ｖ２−ＤＦという電圧は、ＤＦ
は一定であるから、（Ｖ１＋Ｖ２）で決まるが、デュー
ティが変化するとＶ１、Ｖ２の比は変化するが（Ｖ１＋
Ｖ２）は一定であるため、このカーブはデューティに拘
らず一定となる。

【００３３】このカーブがＶ３＋Ｖ４＝Ｖ２−ＤＦ＋Ｖ
ＱＥＱ２に至る時間ＴＲＣ１がここで作られるタイミン
グである。ＤＦとＶＢＥＱ２はほぼ同じであるためキャ
ンセルされるとし、（Ｖ１＋Ｖ２）に比べてＤＦは小さ
な値であるため、簡素化のため無視すると、ＴＲＣ１は
ほぼ（Ｖ１＋Ｖ２）とＶ２の比で決まることになる。こ
のことは電源電圧が変化しても（（Ｖ１＋Ｖ２）が変化
しても）、Ｖ１とＶ２の比が一定であればＴＲＣ１は変
化しないということになる。また逆側の回路の時定数Ｔ
ＲＣ２は（Ｖ１＋Ｖ２）とＶ１の比で決まる。時定数カ
ーブは直線ではないため、極端にデューティが異なる場
合は別として、実際の動作時にはほぼデューティ５０％
付近で動作するためほぼ直線とみなせば、（ＴＲＣ１＋
ＴＲＣ２）は電源電圧の変動に対してほぼ一定で、ＴＲ
Ｃ１とＴＲＣ２の比には自由度を持っていると考えてよ
い。図８の構成において、ｉＤ１がｉＤ２より大きい時
上述したように、ＴＲＣ１を長く、ＴＲＣ２を短くする
作用が働く。図１７のカーブから明かなようにＴＲＣ１
を長くすればＶ２が大きくなり、逆にＴＲＣ２を短くす
ればＶ１が小さくなって安定できるため、ｉＤ１とｉＤ
２が等しくなるところでデューティが決定される動作が
実現できる。

【００３４】図１８は、この発明を実施した電源回路全
体の具体的回路構成を示す回路図である。図１８におい
て、各構成部品に付記した定数は具体的な設計定数の一
例である。また各構成部品の指示符号は上述した説明の
中の対応する構成要素と同一の符号を付してある。この
具体的回路構成においては、商用ＡＣ電源として１００
Ｖ系／２００Ｖ系を切り換えて利用できるように構成さ
れている。１００Ｖ系のＡＣ電源が用いられた場合には
、倍電圧整流構成となる。入力平滑コンデンサの中間接
続点は基準電位として利用できるため、ここでは直列共
振コンデンサＣ２が電源ラインへの２分割構成ではなく
トランス巻線に単独に接続されている。このようなコン
デン介挿法によればコンデンサ自体の耐圧が小さくて済
み、特性的にも損失の少ないフィルムコンが容易に利用
できる。この電源回路は、定格出力５００Ｗ（最大１ｋ
Ｗ）で設計されており、スイッチング周波数が３５ｋＨ
ｚ、電流共振周波数が５０ｋＨｚ、電圧共振周波数が６
０ｋＨｚであって、トランスの自己インダクタンス実測
値は２．３ｍＨ、また漏れインダクタンス実測値は２．
３μＨであつた。この具体的回路構成においては、商用
ＡＣ電源を平滑コンデンサの入力電力に対する平滑コン
デンサから取り出される出力電力の比で表される効率実
測値は約９７％（通常トランス電源では約８０％、従来
のスイッチング電源では約８０〜８５％）であつた。ま
た、この電源回路は従来のスイッチング電源に比べてノ
イズ発生量が３０ｄＢ近く低減でき、具体的には、この
電源回路を特にシールド等を設けることなく裸で動作さ
せ近くでＡＭラジオ受信をしても実用上何ら問題とない
レベルとなっている。

【００３５】以上、この発明について実施例とともに詳
細に説明をしたが、この明細書中に示される種々の技術
的思想を再度まとめて下記に列記しておく。この技術は
、交互にオンオフするスイッチングトランジスタを用い
た、ハーフブリッジ、フルブリッジ、プッシュプル等の
インバータ回路において、トランジスタがオンし出力に
電流を供給するタイミングにおいては電流共振スイッチ
ングトランジスタがオフし電圧が切り替わるタイミング
においては電圧共振となり、電流電圧双方の波形の高調
波を少なくすることで電流電圧ノイズを低下させるとと
もに、スイッチングトランジスタを零電圧でオン、零電
流でオフさせ効率を向上させるようにした電源回路技術
である。

【００３６】この技術は、直流電源と、それぞれ任意の
タイミングでオンオフ可能なスイッチング素子を含み、
前記入力直流電源をスイッチングして交流に変換し出力
するスイッチング手段と、供給される交流入力を全波整
流しコンデンサで平滑して直流出力を取り出す直流出力
手段と、前記スイッチング手段の出力端子に流れる電流
に対して直列に形成される直列共振手段と、前記スイッ
チング手段の出力端子に生じる電圧に対して並列に形成
される並列共振手段と、前記スイッチング手段のスイッ
チング素子を間欠的にオンするように制御するタイミン
グ制御手段とを具備してなり、前記直流出力手段を用い
ることにより前記直列共振手段の共振電流から直流出力
を取り出すとともに、前記並列共振手段の並列共振電圧
を用いることにより前記スイッチング手段の出力端の電
位を一方の電位から他方の電位へ変化させ、もって、前
記スイッチング手段のスイッチング素子の全てのスイッ
チング動作がほぼ零電圧またはほぼ零電流で行われるよ
うに構成するとともに、回路内の動作電圧および動作電
流の高調波成分を低減するように構成した電源回路技術
である。

【００３７】この技術では、各共振回路の値の設定条件
として、並列共振手段のインダクタンスの値Ｌ１は直列
共振手段のインダクタンスの値Ｌ２より相当に大きく、
並列共振手段のコンデンサの値Ｃ１は直列共振手段のコ
ンデンサの値Ｃ１より相当に小さいことが望ましく、整
流方式は全波整流方式とする必要があり、またその平滑
方式は、電流共振のためにコンデンサインプット方式と
し、平滑コンデンサの容量は直列共振手段のコンデンサ
より相当に大きくして、電流共振のＱが低下しないよう
にする必要がある。

【００３８】この技術による電源回路の１態様は、それ
ぞれ任意のタイミングでオンオフ可能な２個のスイッチ
素子からなりこれらのスイッチ素子を交互にスイッチン
グすることにより直流電源出力を交流に変換して送出す
る入力スイッチング手段と、コンデンサ平滑形の両波整
流を行なう出力取出手段と、前記入力スイッチング手段
の出力端と前記出力取出手段の入力端との間に直列に形
成される直列共振手段と、前記入力スイッチング手段の
いずれか一方のスイッチ素子の両端に並列に形成される
並列共振手段と、前記入力スイッチング手段の各スイッ
チ素子のオンオフのタイミングを、前記各スイッチ素子
がオンしてからオフするまでの期間が前記直列共振手段
の共振周期の１／２より大きく、いずれか一方のスイッ
チ素子がオフしてから他方のスイッチ素子がオンするま
での期間が前記並列共振手段の共振周期の１／２より小
さくなるように制御するタイミング制御手段とを具備し
ている。

【００３９】この技術による電源回路の１態様は、それ
ぞれ任意のタイミングでオンオフ可能な２個のスイッチ
素子からなり、これらのスイッチ素子を交互にスイッチ
ングすることにより直流電源出力を交流に変換して送出
する入力スイッチング手段と、コンデンサ平滑形の両波
整流を行なう出力取出手段と、前記入力スイッチング手
段の出力端と前記出力取出手段の入力端との間に直列に
形成される直列共振手段と、前記入力スイッチング手段
のいずれか一方のスイッチ素子の両端に並列に形成され
る並列共振手段と、前記入力スイッチング手段の各スイ
ッチ素子を交互に間欠的にオンするとともに、これら各
スイッチ素子のオン期間が前記直列共振手段の共振半周
期より大きく、両スイッチ素子の双方オフ期間が前記並
列共振手段の共振周期の１／２より小さくなるように制
御するタイミング制御手段とを具備している。

【００４０】この技術による電源回路の１態様は、その
タイミング制御手段として、図７に示される構成に、主
スイッチング素子のオンのタイミングを遅らせるコンデ
ンサを追加するとともに、交互にオンオフする２つの主
スイッチングトランジスタの各々のオン期間に流れる電
流の電流値が等量となるようにデューティ比を自動的に
変化させる能力を持たせるためのダイオードを追加し、
このダイオードにより電源電圧が変動したときの発振周
波数の変化への影響を取り除いたものであり、もって、
スイッチング素子の動作を、極めて簡単に自励インバー
タ化できるとともに、正負の出力電流（共振電流）のア
ンバランスが自動的に補正され、電流の偏りによる効率
の劣化や電圧共振波形の崩れをなくすことができるもの
である。

【００４１】

【発明の効果】この発明によれば、スイッチング素子の
全スイッチング動作が電圧零または電流零のいずれかで
行われるため、スイッチング損失が極めて零に近く、回
路全体としての効率が極めて高くなる。また、直列共振
電流および並列共振電圧のいずれも単一周波数に近いス
ペクトラムとなり、回路各部の共振ディップと緩衝して
リンギングあるいはオーバシュートを生じる可能性が激
減する。したがって、高調波等の不要輻射が極めて少な
くなる。すなわち、電流、電圧、双方の波形を共振の利
用により正弦波に近づけノイズを少なくするとともに、
スイッチングロスを小さくする。またスイッチングトラ
ンジスタのオンオフのタイミングは固定でよく、設定が
容易であり全体の回路がシンプルに設計できる。

【図面の簡単な説明】

【図１】　　この発明の基本原理を示す概略ブロック図
である。

【図２】　　この発明の基本原理構成を示す構成回路図
である。

【図３】　　図２に示す原理構成の動作を説明するタイ
ミング図である。

【図４】　　トランスの等価回路を説明する説明図であ
る。

【図５】　　図２に示す原理構成の変形を説明する回路
図である。

【図６】　　図２に示す原理構成を変形した実施例の構
成を示す回路図である。

【図７】　　この発明の実施例のタイミング制御手段の
ベースとなる従来回路構成を説明するための回路図であ
る。

【図８】　　この発明の実施例のタイミング制御手段を
説明する回路図である。

【図９】　　図７に示す従来回路の問題点を説明するた
めの波形図である。

【図１０】　　この発明の実施例のタイミング制御手段
の起動構成を示す回路図である。

【図１１】　　この発明の実施例のタイミング制御手段
のデューティ補正構成を説明する波形図である。

【図１２】　　この発明の実施例のタイミング制御手段
のデューティ補正構成を説明する回路図である。

【図１３】　　この発明の実施例のタイミング制御手段
のデューティ補正構成を説明する波形図である。

【図１４】　　この発明の実施例のタイミング制御手段
のデューティ補正構成を説明する波形図である。

【図１５】　　この発明の実施例のタイミング制御手段
のデューティ補正構成を示す回路図である。

【図１６】　　この発明の実施例のタイミング制御手段
のデューティ補正構成の動作を説明する波形図である。

【図１７】　　この発明の実施例のタイミング制御手段
のデューティ補正構成の動作を説明する波形図である。

【図１８】　　この発明の実施例である電源回路全体の
具体的構成を示す回路図である。

【符号の説明】

１…直流電源、２…スイッチング手段、３…直流出力手
段、４…直列共振手段、５…並列共振手段、６…タイミ
ング制御手段、Ｓ１、Ｓ２…スイッチング素子、Ｌ１…
並列共振インダクタンス、Ｃ１…並列共振コンデンサ、
Ｌ２…直列共振インダクタンス、Ｃ２…直列共振コンデ
ンサ、Ｄ１、Ｄ２…整流ダイオード、Ｃ３、Ｃ４…平滑
コンデンサ、ＲＬ…負荷

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　直流電源と、オンオフ制御可能なスイ
   ッチング素子を含み、前記入力直流電源をスイッチング
   して交流に変換し出力するスイッチング手段と、供給さ
   れる交流入力を全波整流しコンデンサで平滑して直流出
   力を取り出す直流出力手段と、前記スイッチング手段の
   出力端子に流れる電流に対して直列に形成される直列共
   振手段と、前記スイッチング手段の出力端子に生じる電
   圧に対して並列に形成される並列共振手段と、前記スイ
   ッチング手段のスイッチング素子を間欠的にオンするよ
   うに制御するタイミング制御手段とを具備してなり、前
   記直流出力手段を用いることにより前記直列共振手段の
   共振電流から直流出力を取り出すとともに、前記並列共
   振手段の並列共振電圧を用いることにより前記スイッチ
   ング手段の出力端の電位を一方の電位から他方の電位へ
   変化させ、もって、前記スイッチング手段のスイッチン
   グ素子の全てのスイッチング動作がほぼ零電圧またはほ
   ぼ零電流で行われるように構成するとともに、回路内の
   動作電圧および動作電流の高調波成分を低減するように
   構成したことを特徴とする電源回路。