JPH0436458B2 - - Google Patents
Info
- Publication number
- JPH0436458B2 JPH0436458B2 JP58005693A JP569383A JPH0436458B2 JP H0436458 B2 JPH0436458 B2 JP H0436458B2 JP 58005693 A JP58005693 A JP 58005693A JP 569383 A JP569383 A JP 569383A JP H0436458 B2 JPH0436458 B2 JP H0436458B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- monitor element
- active layer
- field effect
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は電界効果トランジスタの製造方法に関
し、特にリセス構造の電界効果トランジスタの製
造方法に関する。
し、特にリセス構造の電界効果トランジスタの製
造方法に関する。
電界効果トランジスタの中でもGaAs等の化合
物半導体を用いたシヨツトキ障壁ゲート型電界効
果トランジスタ（MESFET）では、ソース直列
寄生抵抗あるいはドレイン直列寄生抵抗の低減と
ドレイン耐圧の向上を目的として、ゲート電極部
の半導体動作層を掘り込んだ所謂リセス
（recess）構造が広く採用されている。
物半導体を用いたシヨツトキ障壁ゲート型電界効
果トランジスタ（MESFET）では、ソース直列
寄生抵抗あるいはドレイン直列寄生抵抗の低減と
ドレイン耐圧の向上を目的として、ゲート電極部
の半導体動作層を掘り込んだ所謂リセス
（recess）構造が広く採用されている。
第１図ａ，ｂは従来のリセス構造のMESFET
の製造方法を説明するための平面図及びＡ−
A′断面図である。
の製造方法を説明するための平面図及びＡ−
A′断面図である。
半絶縁性GaAs基板１にMESFET１００の動
作層２、二端子モニタ素子２００の動作層３を設
け、MESFETのソース電極４とドレイン電極５、
モニタ素子の二つの電極６，７を設ける。ホトレ
ジスト等のマスク材８を全表面に被覆し、
MESFETのゲート領域と、モニタ素子の二つの
電極６，７と、この二つの電極６と７とで挾まれ
る領域とに開口９，１０を形成する。
作層２、二端子モニタ素子２００の動作層３を設
け、MESFETのソース電極４とドレイン電極５、
モニタ素子の二つの電極６，７を設ける。ホトレ
ジスト等のマスク材８を全表面に被覆し、
MESFETのゲート領域と、モニタ素子の二つの
電極６，７と、この二つの電極６と７とで挾まれ
る領域とに開口９，１０を形成する。
次に、二端子モニタ素子２００の二つの電極６
と７との間に一定の電圧VMを印加し、二つの電
極６と７との間に流れる電流IMを測定しながら所
定の深さだけ動作層２と３を湿式化学エツチング
により掘込み、リセス１１，１２を形成する。こ
の方法でリセス構造のMESFETが製造される。
と７との間に一定の電圧VMを印加し、二つの電
極６と７との間に流れる電流IMを測定しながら所
定の深さだけ動作層２と３を湿式化学エツチング
により掘込み、リセス１１，１２を形成する。こ
の方法でリセス構造のMESFETが製造される。
しかしながらこの様な製造方法では、エツチン
グ中に電気的に接続されたモニタ素子２００の動
作層３と電極６あるいは電極７の金属が電解液で
あるエツチング液中に浸されて化学電池を形成
し、GaAs動作層３のエツチング速度が純粋な化
学エツチングの場合と異なつてしまう。従つて、
GaAs動作層２のみにマスク材８の開口９を設け
たMESFET１００とモニタ素子２００とではそ
れぞれ動作層のエツチング速度が異なり、モニタ
素子がその機能を充分に果たさなくなるという欠
点があつた。しかもMESFETとモニタ素子のそ
れぞれの動作層のエツチング速度の比は一定して
おらず、電流IMが一定になる様にエツチング量を
調整しても、ゲート電極を形成した後の
MESFETの飽和ドレイン電流IDSSはばらつきが大
きく、MESFETの歩留りが低下するという欠点
があつた。
グ中に電気的に接続されたモニタ素子２００の動
作層３と電極６あるいは電極７の金属が電解液で
あるエツチング液中に浸されて化学電池を形成
し、GaAs動作層３のエツチング速度が純粋な化
学エツチングの場合と異なつてしまう。従つて、
GaAs動作層２のみにマスク材８の開口９を設け
たMESFET１００とモニタ素子２００とではそ
れぞれ動作層のエツチング速度が異なり、モニタ
素子がその機能を充分に果たさなくなるという欠
点があつた。しかもMESFETとモニタ素子のそ
れぞれの動作層のエツチング速度の比は一定して
おらず、電流IMが一定になる様にエツチング量を
調整しても、ゲート電極を形成した後の
MESFETの飽和ドレイン電流IDSSはばらつきが大
きく、MESFETの歩留りが低下するという欠点
があつた。
本発明の目的は、上記欠点を除去し、モニタ素
子による制御性が良く、高歩留りで製造できる電
界効果トランジスタの製造方法を提供することに
ある。
子による制御性が良く、高歩留りで製造できる電
界効果トランジスタの製造方法を提供することに
ある。
本発明によれば、半絶縁性または半導性の基板
に半導体の動作層を形成する工程と、前記動作層
に電界効果トランジスタのソース電極とドレイン
電極並びに二端子モニタ素子の二つの電極を形成
する工程と、前記電界効果トランジスタのゲート
電極を形成する領域とソース電極及びドレイン電
極のうちの少くとも一つの電極の一部分と前記二
端子モニタ素子の二つの電極の一部分と前記モニ
タ素子の二つの電極に挾まれた動作層領域とに開
口を有し他をすべて覆うマスクを形成する工程
と、前記二端子モニタ素子の二つの電極間の電流
−電圧特性を監視しながら湿式化学エツチング法
を用いて前記動作層を所定の深さだけ掘込む工程
とを含むことを特徴とする電界効果トランジスタ
の製造方法が得られる。
に半導体の動作層を形成する工程と、前記動作層
に電界効果トランジスタのソース電極とドレイン
電極並びに二端子モニタ素子の二つの電極を形成
する工程と、前記電界効果トランジスタのゲート
電極を形成する領域とソース電極及びドレイン電
極のうちの少くとも一つの電極の一部分と前記二
端子モニタ素子の二つの電極の一部分と前記モニ
タ素子の二つの電極に挾まれた動作層領域とに開
口を有し他をすべて覆うマスクを形成する工程
と、前記二端子モニタ素子の二つの電極間の電流
−電圧特性を監視しながら湿式化学エツチング法
を用いて前記動作層を所定の深さだけ掘込む工程
とを含むことを特徴とする電界効果トランジスタ
の製造方法が得られる。
次に本発明の実施例について図面を用いて説明
する。
する。
第２図ａ，ｂは本発明の一実施例を説明するた
めの平面図及びＢ−B′断面図である。
めの平面図及びＢ−B′断面図である。
半絶縁性GaAs基板２１にｎ型GaAs動作層２
２，２３を形成する。動作層２２，２３は例えば
Siイオンを加速エネルギー60KeV、ドーズ量３
×1012cm-2の条件で選択的にイオン注入して形成
する。次に、例えばホトレジスト膜を用いたリフ
トオフ法によりAuGe合金とNiよりなる積層金属
膜を選択的に被着し、熱処理してMESFET１０
０のソース電極２４、ドレイン電極２５、並びに
二端子モニタ素子２００の電極２６，２７を形成
する。次に、ホトレジスト膜２８で全面を覆い、
MESFET１００のソース電極２４、ドレイン電
極２５のうちの少くとも一つの電極の一部分（こ
の実施例では両方）と、ゲート電極を設置する部
分と、モニタ素子２００の二つの電極２６，２７
の一部分と、この二つの電極２６，２７に挾まれ
たGaAsの一部分にそれぞれ開口２９，３０，３
１，３２を設ける。
２，２３を形成する。動作層２２，２３は例えば
Siイオンを加速エネルギー60KeV、ドーズ量３
×1012cm-2の条件で選択的にイオン注入して形成
する。次に、例えばホトレジスト膜を用いたリフ
トオフ法によりAuGe合金とNiよりなる積層金属
膜を選択的に被着し、熱処理してMESFET１０
０のソース電極２４、ドレイン電極２５、並びに
二端子モニタ素子２００の電極２６，２７を形成
する。次に、ホトレジスト膜２８で全面を覆い、
MESFET１００のソース電極２４、ドレイン電
極２５のうちの少くとも一つの電極の一部分（こ
の実施例では両方）と、ゲート電極を設置する部
分と、モニタ素子２００の二つの電極２６，２７
の一部分と、この二つの電極２６，２７に挾まれ
たGaAsの一部分にそれぞれ開口２９，３０，３
１，３２を設ける。
次に、H2O2、H3PO4、H2Oの混合溶液を用い
てGaAsをエツチングしてリセス３３，３４を設
け、時々混合溶液よりウエハを引上げてモニタ素
子２００の電極２６，２７間の電流−電圧特性を
測定する。この作業を繰返して行い、電流−電圧
特性が所望値に達したらエツチングを停止する。
例えば、測定電圧VMが2.5Vのとき、動作層２３
の幅１mm当りの測定電流が200mAになつた時点
でエツチングを停止する。
てGaAsをエツチングしてリセス３３，３４を設
け、時々混合溶液よりウエハを引上げてモニタ素
子２００の電極２６，２７間の電流−電圧特性を
測定する。この作業を繰返して行い、電流−電圧
特性が所望値に達したらエツチングを停止する。
例えば、測定電圧VMが2.5Vのとき、動作層２３
の幅１mm当りの測定電流が200mAになつた時点
でエツチングを停止する。
次に、図示していないが、ゲート金属として、
例えばTi、Pt、Auを順次真空蒸着し、ホトレジ
スト膜２８を除去するリフトオフ法によりゲート
電極を形成し、次にMESFETの各電極のボンデ
イングパツドを形成する。このようにして、従来
に比べて再現性、制御性良くリセス構造の
MESFETを製造することができる。
例えばTi、Pt、Auを順次真空蒸着し、ホトレジ
スト膜２８を除去するリフトオフ法によりゲート
電極を形成し、次にMESFETの各電極のボンデ
イングパツドを形成する。このようにして、従来
に比べて再現性、制御性良くリセス構造の
MESFETを製造することができる。
上記実施例では、MESFET１００のソース電
極２４、ドレイン電極２５の両方にマスク材２８
の開口２９，３０を設けたが、ソース電極２４と
ドレイン電極２５とは動作層２１を介して電気的
に接続されているので、ソース電極２４、ドレイ
ン電極２５のいずれか一方の電極のみにマスク材
の開口を設けても同様の効果が得られる。また、
上記実施例ではGaAsを用いたが、GaAs以外の
半導体に対しても本発明が適用できることはもち
ろんである。
極２４、ドレイン電極２５の両方にマスク材２８
の開口２９，３０を設けたが、ソース電極２４と
ドレイン電極２５とは動作層２１を介して電気的
に接続されているので、ソース電極２４、ドレイ
ン電極２５のいずれか一方の電極のみにマスク材
の開口を設けても同様の効果が得られる。また、
上記実施例ではGaAsを用いたが、GaAs以外の
半導体に対しても本発明が適用できることはもち
ろんである。
以上詳細に説明したように、本発明によれば、
リセス構造の電界効果トランジスタを再現性、制
御性良く製造できるのでその効果は大きい。
リセス構造の電界効果トランジスタを再現性、制
御性良く製造できるのでその効果は大きい。
第１図ａ，ｂは従来のリセス構造のMESFET
の製造方法を説明するための平面図及び断面図、
第２図ａ，ｂは本発明の一実施例を説明するため
の平面図及び断面図である。 １……半絶縁性GaAs基板、２，３……動作
層、４……ソース電極、５……ドレイン電極、
６，７……モニタ素子の電極、８……マスク材、
９，１０……開口、１１，１２……リセス１１，
１２、２１……半絶縁性GaAs基板、２２，２３
……動作層、２４……ソース電極、２５……ドレ
イン電極、２６，２７……モニタ素子の電極、２
８……ホトレジスト膜、２９，３０，３１，３２
……開口、３３，３４……リセス、１００……
MESFET、２００……二端子モニタ素子。
の製造方法を説明するための平面図及び断面図、
第２図ａ，ｂは本発明の一実施例を説明するため
の平面図及び断面図である。 １……半絶縁性GaAs基板、２，３……動作
層、４……ソース電極、５……ドレイン電極、
６，７……モニタ素子の電極、８……マスク材、
９，１０……開口、１１，１２……リセス１１，
１２、２１……半絶縁性GaAs基板、２２，２３
……動作層、２４……ソース電極、２５……ドレ
イン電極、２６，２７……モニタ素子の電極、２
８……ホトレジスト膜、２９，３０，３１，３２
……開口、３３，３４……リセス、１００……
MESFET、２００……二端子モニタ素子。
Claims (1)
- １ 半絶縁性または半導性の基板に半導体の動作
層を形成する工程と、前記動作層に電界効果トラ
ンジスタのソース電極とドレイン電極並びに二端
子モニタ素子の二つの電極を形成する工程と、前
記電界効果トランジスタのゲート電極を形成する
領域とソース電極及びドレイン電極のうちの少く
とも一つの電極の一部分と前記二端子モニタ素子
の二つの電極の一部分と前記モニタ素子の二つの
電極に挾まれた動作層領域とに開口を有し他をす
べて覆うマスクを形成する工程と、前記二端子モ
ニタ素子の二つの電極間の電流−電圧特性を監視
しながら湿式化学エツチング法を用いて前記動作
層を所定の深さだけ掘込む工程とを含むことを特
徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005693A JPS59130478A (ja) | 1983-01-17 | 1983-01-17 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005693A JPS59130478A (ja) | 1983-01-17 | 1983-01-17 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59130478A JPS59130478A (ja) | 1984-07-27 |
| JPH0436458B2 true JPH0436458B2 (ja) | 1992-06-16 |
Family
ID=11618177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58005693A Granted JPS59130478A (ja) | 1983-01-17 | 1983-01-17 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59130478A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165641A (ja) * | 1988-12-20 | 1990-06-26 | Sanyo Electric Co Ltd | 電界効果トランジスタの製造方法 |
| JPH0812930B2 (ja) * | 1992-12-09 | 1996-02-07 | 日本電気株式会社 | 半導体装置 |
| EP0690506B1 (fr) * | 1994-06-29 | 1999-09-08 | Laboratoires D'electronique Philips S.A.S. | Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes |
-
1983
- 1983-01-17 JP JP58005693A patent/JPS59130478A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59130478A (ja) | 1984-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697201A (en) | Power MOS FET with decreased resistance in the conducting state | |
| US4425573A (en) | Metal-semiconductor-field effect transistor (MESFET) with lightly doped drain contact region for higher voltage breakdown | |
| EP0104094B1 (en) | Method of producing a semiconductor device, using a radiation-sensitive resist | |
| JPH0436458B2 (ja) | ||
| US5483089A (en) | Electrically isolated MESFET | |
| CA1271850A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JPH0612822B2 (ja) | 半導体装置 | |
| JPS592385B2 (ja) | メサ型非活性Ｖゲ−トＧａＡｓ電界効果トランジスタとその製造方法 | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS61121367A (ja) | 半導体装置の製造方法 | |
| JPH01223771A (ja) | 電界効果トランジスタの製造方法 | |
| JPH023295B2 (ja) | ||
| JPH0123955B2 (ja) | ||
| JPH02220449A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2807290B2 (ja) | 半導体装置の製造方法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPS6338872B2 (ja) | ||
| EP0364762A1 (en) | Semiconductor device with optimum interlayer distance | |
| JPS6364909B2 (ja) | ||
| JPS5850434B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH05275456A (ja) | 半導体装置及びその製造方法 | |
| JPS57145377A (en) | Manufacture of schottky barrier type field effect transistor | |
| JPS6123672B2 (ja) | ||
| JPH0354462B2 (ja) |