JPH02220449A - 電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、種々の半導体デバイスを構成する基本素子
として用いられる金属−半導体電界効果トランジスタと
その製造方法に関する。

〔従来の技術〕

この種の電界効果トランジスタ（ＦＥＴ）の性能を表わ
すパラメータとして代表的なものに、相互コンダクタン
スｇ　および電流遮断周波数ＦＴ■ が上げられる。これらを向上させるには、ゲート長を短
縮することが効果的である。しかし、従来、光露光を用
いた方法では、０．５μｍが限界で、それより短いゲー
ト長を実現するには電子線（Ｅ。

Ｂ、）やＸ線によらざるを得なかった。ところが、安全
性やスルーブツトの点で問題があり、そのため、スルー
ブツトの良い光露光でゲート長を短縮する方法として置
換ゲート法が開発された。

Ｓ　Ａ　Ｉ　Ｎ　Ｔ　（Ｓｅｌｆ−Ａｌｉｇｎｅｄ　Ｉ
ｍｐｌａｎｔａｔｉｏｎ　Ｉ’ｏｒＮ　　−１ａｙｅｒ
　Ｔｅｃｈｎｏｌｏｇｙ）に代表されるこの方法によれ
ば、露光時の最小パターンよりもゲート長を短くするこ
とができ、ゲート長を０．１〜０．２μｍまで短縮する
ことが可能となる。

〔発明が解決しようとする課題〕

ところが、上述した置換ゲート法によれば、ダミーゲー
トの利用により、ゲート長そのものは露光時の最小パタ
ーンよりも短い値を実現できるものの、ゲート金属のバ
ターニングにおいては露光により最小パターンが制限さ
れるため、その長さは一般に０．７〜１．０μｍ程度と
なる。このため、絶縁膜の上にゲート金属が大きく乗り
上げる形となり、金属−絶縁膜一半導体間で発生する寄
生容ｉ（Ｍｉｓ容量）が大きくなって、ＦＥＴの利得を
大きく低下させる。また、このＭＩＳ容量がゲート容量
を増大させてｆＴを低下させ、高周波特性を悪化させる
ことから、例えばＩＧＨｚ以上の高周波回路に使用する
ＦＥＴとしては不適格であった。

〔課題を解決するための手段〕

この発明の電界効果トランジスタは、金属ゲート電極を
、両側のソース・ドレイン領域上に形成された絶縁膜の
間に埋め込んだものである。

またこのような構造を実現するために、この発明の製造
方法は、ダミーゲート除去後に、従来と同様にショット
キー金属膜を形成した後、さらにメッキ法により金属膜
を形成して上面を平坦にし、次いでこれらの金属膜を、
イオンミリングにより絶縁膜上に乗り上げた部分がなく
なるまで削りとって行くものである。

〔作用〕

金属ゲート電極が絶縁膜上に乗り上げた部分がないため
、ＭＩＳ容量が低減する。

また、最終的なゲート電極の長さは絶縁膜の間隔によっ
て自己整合的に規定される。つまり、当該電極は、露光
によりパターニングするものでないため、露光による最
小パターンによって制限されることなくその長さを短く
することが可能であるとともに、その形成のため新たな
マスクを必要とすることもない。

〔実施例〕

以下、添付図面の第１図を参照してこの発明の一実施例
を説明する。同図は工程断面図であるが、スケールは正
確なものではない。

図において、ＧａＡｓからなる半絶縁性基板１の表面部
に８１イオンを注入することにより０層２を形成した後
、アニール膜であるＳｉＮ膜（厚さ約１５００Ａ）３、
下層レジスト膜 （約１３０００Ａ）４およびＳ　五〇　２膜（約３００
０Ａ）５を順次形成する（同図（ａ））。

次に、ダミーゲートのパターニングのためレジストパタ
ーン６を形成する（同図（ｂ））。

このレジストパターン６をマスクとしてＲＩＥ（Ｒｅａ
ｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）によりＳ　ｔ　
Ｏ２膜５をエツチングする（同図（Ｃ））。

次いでＳ　ｉＯ２ＩＩＩ　５をマスクとして下層レジス
ト膜４をエツチングする。その際、アンダーカットを入
れることによりＴ形ダミーゲート７を形成する。その後
、Ｓｔイオンを注入しソース・ドレイン領域にｎ　層８
を形成する（同図（ｄ））。

次に、スパッタリングによりＳ　ｉｏ　２膜９を形成す
る（同図（ｅ））。

その後、ダミーゲートを除去することで、ゲート開口部
が形成される（同図（ｆ））。

スパッタリングや蒸着等の方法により、Ｔｉ（１０００
Ａ）　／　Ｐｔ　　（５００Ａ）　／Ａｕ（１００ＯＡ
）の３層構造からなるショットキー金属膜１０を形成す
る（同図（ｇ））。

次いで、レジストパターン１１を形成する（同図（ｈ）
）。従来、このレジストパターン１１は、そのままショ
ットキー金属＠１０をリフトオフによりバターニングす
るマスクとして用いられ、ゲ−ト電極が形成された。

本実施例では、このレジストパターン１１をマスクとし
てメッキを行ない、選択的に金（Ａｕ　）膜（約６００
０〜１００ＯＯＡ）１２を成長させる（同図（ｉ））。

メッキは等方的に進行するため、上面は平坦化してしま
う。

その後、アセトン等の有機溶媒でレジストパターン１１
を除去した後、ウェハ上部よりイオンミリングを施し、
ＡｕＨ１２およびショットキー金属膜１０をエッチバッ
クして行く。５ｉ０２膜９に乗り上げた部分が除去され
、ソース・ドレイン両領域上のＳ　ｉｏ　２膜９に挟ま
れた部分にのみこれらの金属膜が残る状態となったとこ
ろで停止すれば、Ｓ　ｉＯ２膜９の間に埋め込まれたゲ
ート電極が得られる（同図（ｊ））。

その後は、従来と同様にｎ　層８の上にオーミック電極
（図示せず）を形成し、ＦＥＴが完成する。

上記実施例において、レジストパターン１１は、上述し
たように従来ゲート電極の最終的なバターニングに用い
られたもので、したがって、その開口長は露光により可
能な最小寸法としである。しかし上記実施例において、
ゲート電極の寸法は最終的にはＳ　ｉＯ２膜９の間隔に
より自己整合的に決まるから、必ずしもこのような最小
寸法のレジストパターン１１を用いる必要はない。

なお、この発明ではゲート開口部のくぼみを埋めて平坦
に金属膜を形成することが重要で、そのために上記実施
例では金をメッキする方法を用いた。金の変りに、例え
ばアルミニウム（１）などを用いることも可能であるが
、この部分に埋める金属膜は、ゲート電極の断面積を増
してその抵抗を減らす役割をもつものであるため、導電
性の高いものが望ましい。

その他、各部の材料および成膜法などは、上述した例に
限らないことはいうまでもない。例えば、上記実施例で
はＧａＡｓからなる基板にイオン注入により活性層（動
作層）を形成しているが、エピタキシャル成長させた活
性層を用いてもよい。

〔発明の効果〕

以上のようにこの発明は、絶縁膜上に乗り上げたゲート
電極を自己整合的に除去するため、寄生ＭＩＳ容量を低
減し、利得および遮断周波数を向上させる効果を有する
。特に、高周波回路に使用するＦＥＴには有用で、例え
ばＩＧＨｚ以上の低雑音増幅器などに利用してきわめて
効果的である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す工程断面図である。 １・・・半導体基板、２・・・ｎ層、７・・・ダミーゲ
ート、８・・・ｎ層層、９・・・ＳｉＯ２膜、１０・・
・ショットキー金属膜、１２・・・Ａｕ膜。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　塩　　　１）　　辰　　　也第１図

Claims (1)

1. 【特許請求の範囲】 １、ソース・ドレイン領域間の活性層上にショットキー
   金属ゲート電極を接触させてなる金属−半導体電界効果
   トランジスタにおいて、ゲート電極が、ソース・ドレイ
   ン領域上に形成された絶縁膜間に埋め込まれていること
   を特徴とする電界効果トランジスタ。 ２、置換ゲート法による金属−半導体電界効果トランジ
   スタの製造方法において、ゲート領域の活性層上に形成
   したダミーゲートをマスクとしてソース・ドレイン領域
   上に絶縁膜を形成する工程と、ダミーゲートを除去した
   後に、ショットキー金属を全面に付着させ、ダミーゲー
   ト跡に露出したゲート領域の活性層との間にショットキ
   ー接合を形成する工程と、ショットキー金属膜上に、メ
   ッキ法を用い、ショットキー接合上のくぼみが埋まり上
   面がほぼ平坦になるように金属膜を形成する工程と、こ
   れらの金属膜の全面にイオンミリングを施して上方から
   平坦に削りとって行き、ソース、ドレイン領域上の絶縁
   膜間にのみこれらの金属膜を残す工程とを有することを
   特徴とする電界効果トランジスタの製造方法。