JPH04365230A - ダブルスーパチューナ - Google Patents
ダブルスーパチューナInfo
- Publication number
- JPH04365230A JPH04365230A JP3141618A JP14161891A JPH04365230A JP H04365230 A JPH04365230 A JP H04365230A JP 3141618 A JP3141618 A JP 3141618A JP 14161891 A JP14161891 A JP 14161891A JP H04365230 A JPH04365230 A JP H04365230A
- Authority
- JP
- Japan
- Prior art keywords
- mixer
- frequency
- local oscillator
- double super
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はテレビやＣＡＴＶコンバ
ータに使用するダブルスーパチューナに関するものであ
る。
ータに使用するダブルスーパチューナに関するものであ
る。
【０００２】
【従来の技術】近年、送信側の多チャンネル化や高画質
化に伴いチューナもダブルスーパ方式のチューナが採用
されるようになってきた。
化に伴いチューナもダブルスーパ方式のチューナが採用
されるようになってきた。
【０００３】以下に従来のダブルスーパチューナについ
て説明する。図２は従来のダブルスーパチューナの構成
を示すものである。図２において、１は入力フィルタ、
２はＲＦアンプ、３は第１ミキサ、４は第１局部発振器
、５は分周器、６はＰＬＬ，７は水晶、８はローパスフ
ィルタ、９はバンドパスフィルタ、１０は第１ＩＦアン
プ、１１は第２ミキサ、１２は第２局部発振器、１３は
第２ＩＦアンプ、１４はキャリヤアンプ、１５はＡＦＣ
検波器である。
て説明する。図２は従来のダブルスーパチューナの構成
を示すものである。図２において、１は入力フィルタ、
２はＲＦアンプ、３は第１ミキサ、４は第１局部発振器
、５は分周器、６はＰＬＬ，７は水晶、８はローパスフ
ィルタ、９はバンドパスフィルタ、１０は第１ＩＦアン
プ、１１は第２ミキサ、１２は第２局部発振器、１３は
第２ＩＦアンプ、１４はキャリヤアンプ、１５はＡＦＣ
検波器である。
【０００４】以上のように構成されたダブルスーパチュ
ーナについて、以下その動作について説明する。図２に
おいてＡ点より入力された高周波信号は入力フィルタ１
により選択され、ＲＦアンプ２に入力される。ＲＦアン
プ２により増幅された信号は第１ミキサ３に入力される
。第１ミキサ３には、同時に第１局部発振器４からの出
力が注入される。第１局部発振器４は周波数安定化のた
め、プリスケーラ５、ＰＬＬ６，ローパスフィルタ８を
経て第１局部発振器４に戻すＰＬＬ（フェーズロックル
ープ）を構成している。入力信号は第１ミキサ３により
第１ＩＦ周波数に変換されバンドパスフイルタ９に入力
される。バンドパスフィルタ９を出た信号は第１ＩＦア
ンプ１０を通り第２ミキサ１１に入力される。第２ミキ
サ１１には第２局部発振器１２からの出力が注入される
。第２ミキサ１１で変換された第２ＩＦ信号はＢ点に出
力される。また、第２局部発振器１２には安定化のため
第２ＩＦからキャリヤアンプ１４、ＡＦＣ検波器１５を
経て第２局部発振器１２の発振周波数を制御している。
ーナについて、以下その動作について説明する。図２に
おいてＡ点より入力された高周波信号は入力フィルタ１
により選択され、ＲＦアンプ２に入力される。ＲＦアン
プ２により増幅された信号は第１ミキサ３に入力される
。第１ミキサ３には、同時に第１局部発振器４からの出
力が注入される。第１局部発振器４は周波数安定化のた
め、プリスケーラ５、ＰＬＬ６，ローパスフィルタ８を
経て第１局部発振器４に戻すＰＬＬ（フェーズロックル
ープ）を構成している。入力信号は第１ミキサ３により
第１ＩＦ周波数に変換されバンドパスフイルタ９に入力
される。バンドパスフィルタ９を出た信号は第１ＩＦア
ンプ１０を通り第２ミキサ１１に入力される。第２ミキ
サ１１には第２局部発振器１２からの出力が注入される
。第２ミキサ１１で変換された第２ＩＦ信号はＢ点に出
力される。また、第２局部発振器１２には安定化のため
第２ＩＦからキャリヤアンプ１４、ＡＦＣ検波器１５を
経て第２局部発振器１２の発振周波数を制御している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、第２局部発振器を制御しているＡＦＣ
回路における設定誤差や温度ドリフトにより、発振周波
数が変動しやすいという問題点を有していた。また、Ａ
ＦＣの代わりに第１局部発振器と同様にＰＬＬで構成し
た場合は、それぞれの水晶の温度ドリフトにより全体的
なドリフトが大きくなる欠点があった。
従来の構成では、第２局部発振器を制御しているＡＦＣ
回路における設定誤差や温度ドリフトにより、発振周波
数が変動しやすいという問題点を有していた。また、Ａ
ＦＣの代わりに第１局部発振器と同様にＰＬＬで構成し
た場合は、それぞれの水晶の温度ドリフトにより全体的
なドリフトが大きくなる欠点があった。
【０００６】本発明は上記問題点を解決するもので、発
振周波数の安定なダブルスーパチューナを提供すること
を目的とする。
振周波数の安定なダブルスーパチューナを提供すること
を目的とする。
【０００７】
【問題を解決するための手段】この目的を達成するため
に本発明のダブルスーパチューナは、第１局部発振器を
安定にするための第１のＰＬＬと、第１の基準発振周波
数を得るための水晶と、第２局部発振器を安定にするた
めの第２のＰＬＬと、第２の基準発振周波数を得るため
の水晶を上記第１の基準発振周波数を得るための水晶と
共用することを特徴とする。
に本発明のダブルスーパチューナは、第１局部発振器を
安定にするための第１のＰＬＬと、第１の基準発振周波
数を得るための水晶と、第２局部発振器を安定にするた
めの第２のＰＬＬと、第２の基準発振周波数を得るため
の水晶を上記第１の基準発振周波数を得るための水晶と
共用することを特徴とする。
【０００８】
【作用】本発明では、第１及び第２局部発振器をＰＬＬ
回路で制御し、基準発振用水晶を共用することにより、
全体的なドリフトを小さくでき安定な発振周波数を得る
ことができる。
回路で制御し、基準発振用水晶を共用することにより、
全体的なドリフトを小さくでき安定な発振周波数を得る
ことができる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１において、１〜１３までは図２と同一
のものである。１６は第２局部発振器１２に対して設け
られた分周器、１７は同じくＰＬＬ回路，１８は同じく
ローパスフィルタである。
のものである。１６は第２局部発振器１２に対して設け
られた分周器、１７は同じくＰＬＬ回路，１８は同じく
ローパスフィルタである。
【００１１】以上のように構成されたダブルスーパチュ
ーナについて、図１を用いてその動作について説明する
。本構成では第２局部発振器１２にもＰＬＬを採用して
安定化を図っている。この場合、第１局部発振器４のＰ
ＬＬに使用している水晶７を共用しており、ＰＬＬ回路
６内の発振出力から第２のＰＬＬ回路１７の発振入力に
つながっている。
ーナについて、図１を用いてその動作について説明する
。本構成では第２局部発振器１２にもＰＬＬを採用して
安定化を図っている。この場合、第１局部発振器４のＰ
ＬＬに使用している水晶７を共用しており、ＰＬＬ回路
６内の発振出力から第２のＰＬＬ回路１７の発振入力に
つながっている。
【００１２】次にこの場合の周波数ずれについて説明す
る。一般に局部発振器の周波数ずれを△ｆＬＯ、局部発
振周波数をｆＬＯ、水晶の温度係数をＫｐｐｍ とする
と、△ｆＬＯ＝ｆＬＯ×Ｋｐｐｍ となる。従って、例えばｆＬＯ＝１０００ＭＨｚ，Ｋ＝
３０ｐｐｍとすると△ｆＬＯ＝３０ＫＨｚとなる。ここ
で、図１の構成において第１ミキサ３を上側ヘテロダイ
ン、第２ミキサ１１を下側ヘテロダインとし、第１局部
発振周波数をｆＬＯ、入力周波数をｆＲＦ、第１ＩＦ周
波数をｆｉ１、第２局部発振周波数をｆｘ 、第２ＩＦ
周波数をｆｉ２とすると、 ｆＬＯ−ｆＲＦ＝ｆｉ１、 ｆｉ１−ｆｘ ＝ｆｉ２
となる。従って、第１及び第２局部発振周波数が＋△ｆ
だけずれたとすると、 ｆＬＯ＋△ｆ−ｆＲＦ＝ｆｉ１＋△ｆ、 ｆｉ１＋△
ｆ−（ｆｘ ＋△ｆ）＝ｆｉ２ となり、周波数ずれは発生しないことになる。例えば、
入力周波数を１００ＭＨｚとし、第１ＩＦ周波数を９５
０ＭＨｚとすると、第１局部発振周波数は上側ヘテロダ
インの場合、１０５０ＭＨｚとなる。第２局部発振器は
下側にとり、第２ＩＦ周波数を５０ＭＨｚとすると９０
０ＭＨｚとなる。従って、第１と第２の局部発振周波数
の差は１割しかなく、△ｆはほぼ同一のため最終的には
誤差は０になる。一方、ｆＲＦが８００ＭＨｚ位になる
と、ｆＬＯは１７５０ＭＨｚとなり、ｆｘ の約２倍と
なるため全体で約＋３０ＫＨｚずれることになる。
る。一般に局部発振器の周波数ずれを△ｆＬＯ、局部発
振周波数をｆＬＯ、水晶の温度係数をＫｐｐｍ とする
と、△ｆＬＯ＝ｆＬＯ×Ｋｐｐｍ となる。従って、例えばｆＬＯ＝１０００ＭＨｚ，Ｋ＝
３０ｐｐｍとすると△ｆＬＯ＝３０ＫＨｚとなる。ここ
で、図１の構成において第１ミキサ３を上側ヘテロダイ
ン、第２ミキサ１１を下側ヘテロダインとし、第１局部
発振周波数をｆＬＯ、入力周波数をｆＲＦ、第１ＩＦ周
波数をｆｉ１、第２局部発振周波数をｆｘ 、第２ＩＦ
周波数をｆｉ２とすると、 ｆＬＯ−ｆＲＦ＝ｆｉ１、 ｆｉ１−ｆｘ ＝ｆｉ２
となる。従って、第１及び第２局部発振周波数が＋△ｆ
だけずれたとすると、 ｆＬＯ＋△ｆ−ｆＲＦ＝ｆｉ１＋△ｆ、 ｆｉ１＋△
ｆ−（ｆｘ ＋△ｆ）＝ｆｉ２ となり、周波数ずれは発生しないことになる。例えば、
入力周波数を１００ＭＨｚとし、第１ＩＦ周波数を９５
０ＭＨｚとすると、第１局部発振周波数は上側ヘテロダ
インの場合、１０５０ＭＨｚとなる。第２局部発振器は
下側にとり、第２ＩＦ周波数を５０ＭＨｚとすると９０
０ＭＨｚとなる。従って、第１と第２の局部発振周波数
の差は１割しかなく、△ｆはほぼ同一のため最終的には
誤差は０になる。一方、ｆＲＦが８００ＭＨｚ位になる
と、ｆＬＯは１７５０ＭＨｚとなり、ｆｘ の約２倍と
なるため全体で約＋３０ＫＨｚずれることになる。
【００１３】もし水晶を共用せずそれぞれ独立に使った
場合は、温度特性が＋側、−側に別れることもあり、そ
の場合入力周波数１００ＭＨｚのとき６０ＫＨｚ，８０
０ＭＨｚのとき１２０ＫＨｚにもなる。一方、ヘテロダ
イン方式を両方とも上側、または下側に設定すると、同
様に２△ｆの誤差が発生する。一方、従来例のようにＡ
ＦＣを使用する場合は、調整誤差や温度変化により５０
ＫＨｚ以上のずれが起こることになる。
場合は、温度特性が＋側、−側に別れることもあり、そ
の場合入力周波数１００ＭＨｚのとき６０ＫＨｚ，８０
０ＭＨｚのとき１２０ＫＨｚにもなる。一方、ヘテロダ
イン方式を両方とも上側、または下側に設定すると、同
様に２△ｆの誤差が発生する。一方、従来例のようにＡ
ＦＣを使用する場合は、調整誤差や温度変化により５０
ＫＨｚ以上のずれが起こることになる。
【００１４】以上のように本実施例によれば、ダブルス
ーパ方式の第１及び第２局部発振器をＰＬＬ回路で制御
し、基準発振用の水晶を共用することにより、水晶発振
周波数が変動しても出力の第２ＩＦ周波数がほとんど変
動しないように構成することができる。
ーパ方式の第１及び第２局部発振器をＰＬＬ回路で制御
し、基準発振用の水晶を共用することにより、水晶発振
周波数が変動しても出力の第２ＩＦ周波数がほとんど変
動しないように構成することができる。
【００１５】
【発明の効果】以上のように本発明は、第１ミキサを上
側ヘテロダイン、第２ミキサを下側ヘテロダインで構成
し、第１及び第２局部発振器をＰＬＬ回路で制御し、基
準発振用の水晶を共用することにより、選局したチャン
ネルの周波数を最終的に誤差なく出力できる優れたダブ
ルスーパチューナを実現できるものである。
側ヘテロダイン、第２ミキサを下側ヘテロダインで構成
し、第１及び第２局部発振器をＰＬＬ回路で制御し、基
準発振用の水晶を共用することにより、選局したチャン
ネルの周波数を最終的に誤差なく出力できる優れたダブ
ルスーパチューナを実現できるものである。
【図１】本発明の一実施例におけるダブルスーパチュー
ナのブロック図
ナのブロック図
【図２】従来のダブルスーパチューナのブロック図
３ 第１ミキサ
４ 第１局部発振器
５ プリスケーラ（分周器）
６ ＰＬＬ回路
７ 水晶
８ ローパスフィルタ
１１ 第２ミキサ
１２ 第２局部発振器
１６ プリスケーラ（分周器）
１７ ＰＬＬ回路
１８ ローパスフィルタ
Claims (1)
- 【請求項１】第１ミキサおよび第２ミキサを備え、第１
ミキサを上側ヘテロダイン、第２ミキサを下側ヘテロダ
インで構成し、第１及び第２局部発振器をＰＬＬ回路で
制御し、ＰＬＬ回路の基準発振用の水晶を第１及び第２
局部発振器に対して共用してなるダブルスーパチューナ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141618A JPH04365230A (ja) | 1991-06-13 | 1991-06-13 | ダブルスーパチューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141618A JPH04365230A (ja) | 1991-06-13 | 1991-06-13 | ダブルスーパチューナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365230A true JPH04365230A (ja) | 1992-12-17 |
Family
ID=15296233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3141618A Pending JPH04365230A (ja) | 1991-06-13 | 1991-06-13 | ダブルスーパチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365230A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002010169A (ja) * | 2000-06-23 | 2002-01-11 | Mitsubishi Electric Corp | Ａｆｔ回路 |
| KR100394913B1 (ko) * | 2000-03-22 | 2003-08-19 | 인피니언 테크놀로지스 아게 | 필터를 갖춘 회로 장치 및 상기 회로 장치의 작동 방법 |
| JP2007243805A (ja) * | 2006-03-10 | 2007-09-20 | Sanyo Electric Co Ltd | 受信回路 |
-
1991
- 1991-06-13 JP JP3141618A patent/JPH04365230A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394913B1 (ko) * | 2000-03-22 | 2003-08-19 | 인피니언 테크놀로지스 아게 | 필터를 갖춘 회로 장치 및 상기 회로 장치의 작동 방법 |
| JP2002010169A (ja) * | 2000-06-23 | 2002-01-11 | Mitsubishi Electric Corp | Ａｆｔ回路 |
| JP2007243805A (ja) * | 2006-03-10 | 2007-09-20 | Sanyo Electric Co Ltd | 受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0432052B1 (en) | RF modulator | |
| JPH06343166A (ja) | 高周波受信装置 | |
| JPH09294088A (ja) | チューナ回路 | |
| US5329319A (en) | Stabilized frequency and phase locked loop with saw devices on common substrate | |
| JP2001127554A (ja) | 電圧制御発振器 | |
| JPH04365230A (ja) | ダブルスーパチューナ | |
| US3480865A (en) | Phase locked crystal controlled voltage variable oscillator | |
| JPH1022857A (ja) | Ｒｆ変調器及びｔｖチューナを組み込んだ映像機器 | |
| JPH11289268A (ja) | ダブルコンバージョンチューナ | |
| JPH0221194B2 (ja) | ||
| JP2529602Y2 (ja) | 高周波機器 | |
| JPH02224530A (ja) | チューナ選局装置 | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JPS6028330A (ja) | ダブルス−パ−ヘテロダインチユ−ナ | |
| JPS6136427B2 (ja) | ||
| JP2897264B2 (ja) | チューナ | |
| JP2811841B2 (ja) | Ｐｌｌを用いた変調器 | |
| JPH0227612Y2 (ja) | ||
| JPS6136426B2 (ja) | ||
| JPH03125520A (ja) | Ｃａｔｖ用コンバータ | |
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JPH0671207B2 (ja) | 送信装置の選局回路 | |
| JPH0130332B2 (ja) | ||
| JPS6161734B2 (ja) | ||
| JP2003204263A (ja) | 位相同期回路、および同調装置 |