JPH0436615B2 - - Google Patents
Info
- Publication number
- JPH0436615B2 JPH0436615B2 JP60077753A JP7775385A JPH0436615B2 JP H0436615 B2 JPH0436615 B2 JP H0436615B2 JP 60077753 A JP60077753 A JP 60077753A JP 7775385 A JP7775385 A JP 7775385A JP H0436615 B2 JPH0436615 B2 JP H0436615B2
- Authority
- JP
- Japan
- Prior art keywords
- destination address
- data
- transmission
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transceivers (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランシーバ、伝送路等を介してデ
ータ伝送制御を行なう伝送制御装置に係り、特に
該装置の送信先アドレス設定機構に関するもので
ある。
ータ伝送制御を行なう伝送制御装置に係り、特に
該装置の送信先アドレス設定機構に関するもので
ある。
〔従来の技術〕
従来の伝送制御装置として、“KEC−
HBSV1.1ベースバンド伝送制御LSI”（社団法人
関西電子工業振興センター HBS研究会 昭
和59年３月１日）に示された伝送制御モジユール
の概略構成を第６図に示す。
HBSV1.1ベースバンド伝送制御LSI”（社団法人
関西電子工業振興センター HBS研究会 昭
和59年３月１日）に示された伝送制御モジユール
の概略構成を第６図に示す。
図において、１はトランシーバ等を介してデー
タを伝送路へ送出する送信端子（TX）、２は伝
送路上を流れるデータをトランシーバ等を介して
入力する受信端子（RX）、３は負荷に制御信号
を出力する出力ポート（OUTP）．４は入力信号
を受け付ける入力ポート（INP）、５は自己アド
レスを設定するための入力端子（SA）、６は送信
先アドレスを設定するための入力端子（DA）、
７は送信要求を受付けるための入力端子
（TXREQ）である。
タを伝送路へ送出する送信端子（TX）、２は伝
送路上を流れるデータをトランシーバ等を介して
入力する受信端子（RX）、３は負荷に制御信号
を出力する出力ポート（OUTP）．４は入力信号
を受け付ける入力ポート（INP）、５は自己アド
レスを設定するための入力端子（SA）、６は送信
先アドレスを設定するための入力端子（DA）、
７は送信要求を受付けるための入力端子
（TXREQ）である。
次に動作について説明する。伝送制御モジユー
ル２０は、図示は省略したが、トランシーバを介
して伝送路と接続している。伝送路上を流れるデ
ータを受信端子（RX）２より受信すると、その
データのアドレス情報（送信先アドレス）と自己
アドレス入力端子（SA）５に設定された値（自
己アドレス）とを照合し、一致した場合には受信
データを負荷の制御信号として出力ポート
（OUTP）３に出力する。一方、送信要求端子
（TXREQ）７から送信要求が入力された場合に
は、送信先アドレス入力端子（DA）６に設定さ
れたアドレスを、入力ポート（INP）４から読み
込んだ入力信号のデータに付加して送信端子
（TX）１から送出する。
ル２０は、図示は省略したが、トランシーバを介
して伝送路と接続している。伝送路上を流れるデ
ータを受信端子（RX）２より受信すると、その
データのアドレス情報（送信先アドレス）と自己
アドレス入力端子（SA）５に設定された値（自
己アドレス）とを照合し、一致した場合には受信
データを負荷の制御信号として出力ポート
（OUTP）３に出力する。一方、送信要求端子
（TXREQ）７から送信要求が入力された場合に
は、送信先アドレス入力端子（DA）６に設定さ
れたアドレスを、入力ポート（INP）４から読み
込んだ入力信号のデータに付加して送信端子
（TX）１から送出する。
従来装置は以上のように構成されているので、
自己アドレスと送信先アドレスの２つのアドレス
設定用のスイツチ等が必要であり、また送受信端
子以外に入力ポート、出力ポート、自己アドレス
入力端子および送信先アドレス入力端子等の入出
力端子が多数にのぼり、装置構成が複雑になるな
どの問題点があつた。
自己アドレスと送信先アドレスの２つのアドレス
設定用のスイツチ等が必要であり、また送受信端
子以外に入力ポート、出力ポート、自己アドレス
入力端子および送信先アドレス入力端子等の入出
力端子が多数にのぼり、装置構成が複雑になるな
どの問題点があつた。
本発明は上記のような問題点を解消するために
なされたもので、アドレス設定用のスイツチ及び
入力端子等を少なくして装置構成を簡単化するこ
とができる伝送制御装置を得ることを目的とす
る。
なされたもので、アドレス設定用のスイツチ及び
入力端子等を少なくして装置構成を簡単化するこ
とができる伝送制御装置を得ることを目的とす
る。
本発明に係る伝送制御装置は、受信データが設
定用送信先アドレスか否かを判定する受信データ
種別判定手段と、上記設定用送信先アドレスを記
憶する記憶手段と、受信時には上記判定手段で設
定用送信先アドレスの判定されたデータを上記記
憶手段に書き込み、送信時には上記記憶手段から
送信先アドレスを読み出して送信データに付加す
る送信先アドレス読み書き手段とを備えたもので
ある。
定用送信先アドレスか否かを判定する受信データ
種別判定手段と、上記設定用送信先アドレスを記
憶する記憶手段と、受信時には上記判定手段で設
定用送信先アドレスの判定されたデータを上記記
憶手段に書き込み、送信時には上記記憶手段から
送信先アドレスを読み出して送信データに付加す
る送信先アドレス読み書き手段とを備えたもので
ある。
本発明においては、受信時には入力された受信
データが設定用送信先アドレスか否かが受信デー
タ種別判定手段により判定され、設定用送信先ア
ドレスと判定されたデータ、すなわち送信先アド
レスが送信先アドレス読み書き手段により記憶手
段に書き込まれる。一方、送信時には、上記記憶
手段に書き込まれた送信先アドレスが該読み書き
手段により読み出され、送信データに付加されて
送信される。
データが設定用送信先アドレスか否かが受信デー
タ種別判定手段により判定され、設定用送信先ア
ドレスと判定されたデータ、すなわち送信先アド
レスが送信先アドレス読み書き手段により記憶手
段に書き込まれる。一方、送信時には、上記記憶
手段に書き込まれた送信先アドレスが該読み書き
手段により読み出され、送信データに付加されて
送信される。
以下、本発明の一実施例を図について説明す
る。第１図において、Ｌは伝送制御モジユール２
０および図示しない通信端末相互間の送受信デー
タが伝送される伝送路、２１は伝送制御モジユー
ル２０の送信端子（TX）１および受信端子
（RX）２と伝送路Ｌとの間にあつて、データの
送受信を行なうトランシーバ、２２は出力ポート
（OUTP）３に接続される負荷であり、出力ポー
ト（OUTP）３にはトランシーバ２１を介して
受信したデータが自己向けの出力情報の場合に負
荷２２の制御信号として出力される。２３は入力
ポート（INP）４から伝送制御モジユール２０に
送信データとして読み込まれる入力信号の発生回
路、２４は自己アドレス入力端子（SA）５に接
続される自己アドレススイツチ、２５は送信要求
端子（TXREQ）７に接続して伝送制御モジユー
ル２０に対する送信要求を行なう送信コントロー
ル回路である。なお、２０ａ，２０ｂ，２０ｃは
それぞれ本発明により備えられた受信データ種別
判定手段、記憶手段及び送信先アドレス読み書き
手段である。
る。第１図において、Ｌは伝送制御モジユール２
０および図示しない通信端末相互間の送受信デー
タが伝送される伝送路、２１は伝送制御モジユー
ル２０の送信端子（TX）１および受信端子
（RX）２と伝送路Ｌとの間にあつて、データの
送受信を行なうトランシーバ、２２は出力ポート
（OUTP）３に接続される負荷であり、出力ポー
ト（OUTP）３にはトランシーバ２１を介して
受信したデータが自己向けの出力情報の場合に負
荷２２の制御信号として出力される。２３は入力
ポート（INP）４から伝送制御モジユール２０に
送信データとして読み込まれる入力信号の発生回
路、２４は自己アドレス入力端子（SA）５に接
続される自己アドレススイツチ、２５は送信要求
端子（TXREQ）７に接続して伝送制御モジユー
ル２０に対する送信要求を行なう送信コントロー
ル回路である。なお、２０ａ，２０ｂ，２０ｃは
それぞれ本発明により備えられた受信データ種別
判定手段、記憶手段及び送信先アドレス読み書き
手段である。
第２図は上記第１図の構成をより詳細に示した
もので、８は伝送制御モジユール２０の中心とな
るマイクロコンピユータ、９は送信先アドレスの
記憶および送受信データのバツフアに使用するメ
モリ、１０はマイクロコンピユータ８への入力を
入力ポート（INP）４あるいは自己アドレス入力
端子（SA）５に切換えるための入力切換え制御
信号、１１は入力切換え制御信号１０により入力
の切換えを行なう入力切換え回路、２２ａと２２
ｂは出力ポート（OUTP）３に接続される負荷
となるLED表示器と出力リレー、２２ｃは上記
出力リレー２２ｂによりオン／オフする接点出
力、２３ａと２３ｂは入力ポート（INP）４に接
続する入力信号発生回路２３のセンサおよび入力
スイツチである。なお、本実施例においては、第
１図で示した本発明による受信データ種別判定手
段２０ａと送信先アドレス読み書き手段２０ｃと
は上記マイクロコンピユータ８により、又記憶手
段２０ｂは上記メモリ９によりそれぞれ実現され
ている。
もので、８は伝送制御モジユール２０の中心とな
るマイクロコンピユータ、９は送信先アドレスの
記憶および送受信データのバツフアに使用するメ
モリ、１０はマイクロコンピユータ８への入力を
入力ポート（INP）４あるいは自己アドレス入力
端子（SA）５に切換えるための入力切換え制御
信号、１１は入力切換え制御信号１０により入力
の切換えを行なう入力切換え回路、２２ａと２２
ｂは出力ポート（OUTP）３に接続される負荷
となるLED表示器と出力リレー、２２ｃは上記
出力リレー２２ｂによりオン／オフする接点出
力、２３ａと２３ｂは入力ポート（INP）４に接
続する入力信号発生回路２３のセンサおよび入力
スイツチである。なお、本実施例においては、第
１図で示した本発明による受信データ種別判定手
段２０ａと送信先アドレス読み書き手段２０ｃと
は上記マイクロコンピユータ８により、又記憶手
段２０ｂは上記メモリ９によりそれぞれ実現され
ている。
第３図は本モジイユールが受信するデータの構
成例で、３０はデータの送信先を示すアドレス、
３１はデータが負荷２２への出力信号であるか設
定用の送信先アドレスであるかを識別するための
制御コード、３２は負荷２２への出力信号あるい
は設定用送信先アドレスとなるデータである。
成例で、３０はデータの送信先を示すアドレス、
３１はデータが負荷２２への出力信号であるか設
定用の送信先アドレスであるかを識別するための
制御コード、３２は負荷２２への出力信号あるい
は設定用送信先アドレスとなるデータである。
次に、第４図及び第５図に示すフローチヤート
を用いて動作について説明する。第４図は伝送制
御モジユール２０のデータ受信時における制御動
作例を示すフローチヤートである。本モジユール
は伝送路Ｌ上を伝送されるデータをトランシーバ
２１を介して受信端子（RX）２より受信すると
（ステツプ１）、受信データを送信先アドレス３０
を自己アドレススイツチ２４で設定されたアドレ
スと照合し（ステツプ２）、不一致の場合には受
信データを棄却し、一致した場合にはステツプ
３，４で制御コード３１を判定する。その判定結
果によつて、データ３２が出力信号の場合にはデ
ータ３２を出力ポート（OUTP）３から出力し
て負荷２２の制御を行ない（ステツプ３→ステツ
プ５）、設定用送信先アドレスの場合にはメモリ
９の送信先アドレス領域にデータ３２を記憶する
（ステツプ４→ステツプ６）。
を用いて動作について説明する。第４図は伝送制
御モジユール２０のデータ受信時における制御動
作例を示すフローチヤートである。本モジユール
は伝送路Ｌ上を伝送されるデータをトランシーバ
２１を介して受信端子（RX）２より受信すると
（ステツプ１）、受信データを送信先アドレス３０
を自己アドレススイツチ２４で設定されたアドレ
スと照合し（ステツプ２）、不一致の場合には受
信データを棄却し、一致した場合にはステツプ
３，４で制御コード３１を判定する。その判定結
果によつて、データ３２が出力信号の場合にはデ
ータ３２を出力ポート（OUTP）３から出力し
て負荷２２の制御を行ない（ステツプ３→ステツ
プ５）、設定用送信先アドレスの場合にはメモリ
９の送信先アドレス領域にデータ３２を記憶する
（ステツプ４→ステツプ６）。
一方、第５図は伝送制御モジイユール２０のデ
ータ送信時における制御動作例のフローチヤート
で、送信コントロール回路２５より送信要求が行
なわれた場合に実行される。本モジユールが送信
要求端子（TXREQ）７より送信要求を受けつけ
ると（ステツプ１）、センサ２３ａや入力スイツ
チ２３ｂ等より発生される入力信号を入力ポート
（INP）４より読み込み（ステツプ２）、メモリ９
を送信先アドレス領域に記憶されているアドレス
を読み出し上記入力信号に付加して送信データを
構成する（ステツプ３）。そして、ステツプ４で
上記送信データを伝送路Ｌへ送信する。
ータ送信時における制御動作例のフローチヤート
で、送信コントロール回路２５より送信要求が行
なわれた場合に実行される。本モジユールが送信
要求端子（TXREQ）７より送信要求を受けつけ
ると（ステツプ１）、センサ２３ａや入力スイツ
チ２３ｂ等より発生される入力信号を入力ポート
（INP）４より読み込み（ステツプ２）、メモリ９
を送信先アドレス領域に記憶されているアドレス
を読み出し上記入力信号に付加して送信データを
構成する（ステツプ３）。そして、ステツプ４で
上記送信データを伝送路Ｌへ送信する。
なお、上記第４図のステツプ３，４は本発明に
よる受信データ種別判定手段２０ａにより実行さ
れ、又第４図のステツプ６及び第５図のステツプ
３は送信先アドレス読み書き手段２０ｃにより実
行されている。
よる受信データ種別判定手段２０ａにより実行さ
れ、又第４図のステツプ６及び第５図のステツプ
３は送信先アドレス読み書き手段２０ｃにより実
行されている。
以上説明したように、本発明による伝送制御装
置は、受信データが設定用送信先アドレスか否か
を判定する受信データ種別判定手段と、上記設定
用送信先アドレスを記憶する記憶手段と、受信時
には上記判定手段で設定用送信先アドレスの判定
されたデータを上記記憶手段に書き込み、送信時
には上記記憶手段から送信先アドレスを読み出し
て送信データに付加する送信先アドレス読み書き
手段とを備えたので、送信先アドレス設定用のス
イツチや入力端子等が不要となり、装置構成を簡
単化することができるという効果がある。
置は、受信データが設定用送信先アドレスか否か
を判定する受信データ種別判定手段と、上記設定
用送信先アドレスを記憶する記憶手段と、受信時
には上記判定手段で設定用送信先アドレスの判定
されたデータを上記記憶手段に書き込み、送信時
には上記記憶手段から送信先アドレスを読み出し
て送信データに付加する送信先アドレス読み書き
手段とを備えたので、送信先アドレス設定用のス
イツチや入力端子等が不要となり、装置構成を簡
単化することができるという効果がある。
第１図はこの一実施例の概略構成を示すブロツ
ク図、第２図は上記第１図の構成をより詳細に示
したブロツク図、第３図は受信データの構成例を
示す図、第４図は実施例の受信時における制御動
作を示すフローチヤート、第５図は同じく送信時
における制御動作を示すフローチヤート、第６図
は従来装置の一例を示すブロツク図である。 ２０……伝送制御装置、２０ａ８……受信デー
タ種別判定手段、２０ｂ９……記憶手段、２０ｃ
８……送信先アドレス読み書き手段、２１……ト
ランシーバ。なお、図中同一又は相当部分には同
一符号を用いている。
ク図、第２図は上記第１図の構成をより詳細に示
したブロツク図、第３図は受信データの構成例を
示す図、第４図は実施例の受信時における制御動
作を示すフローチヤート、第５図は同じく送信時
における制御動作を示すフローチヤート、第６図
は従来装置の一例を示すブロツク図である。 ２０……伝送制御装置、２０ａ８……受信デー
タ種別判定手段、２０ｂ９……記憶手段、２０ｃ
８……送信先アドレス読み書き手段、２１……ト
ランシーバ。なお、図中同一又は相当部分には同
一符号を用いている。
Claims (1)
- １ トランシーバを介して受信された受信データ
に含まれる送信先アドレスと予め設定された自己
アドレスとを照合して、これらが一致したときに
受信データを受付け、送信データに予め設定され
た送信先アドレスを付加してトランシーバを介し
て送信する伝送制御装置において、上記受信デー
タが設定用送信先アドレスか否かを判定する受信
データ種別判定手段と、上記設定用送信先アドレ
スを記憶する記憶手段と、受信時には上記判定手
段で設定用送信先アドレスと判定されたデータを
上記記憶手段に書き込み、送信時には上記記憶手
段から送信先アドレスを読み出して送信データに
付加する送信先アドレス読み書き手段とを備えた
ことを特徴とする伝送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077753A JPS61237524A (ja) | 1985-04-12 | 1985-04-12 | 伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077753A JPS61237524A (ja) | 1985-04-12 | 1985-04-12 | 伝送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237524A JPS61237524A (ja) | 1986-10-22 |
| JPH0436615B2 true JPH0436615B2 (ja) | 1992-06-16 |
Family
ID=13642687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077753A Granted JPS61237524A (ja) | 1985-04-12 | 1985-04-12 | 伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237524A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832135B2 (ja) * | 1988-06-29 | 1996-03-27 | 三菱電機株式会社 | 配電機器制御監視装置 |
| JPH06188782A (ja) * | 1992-12-18 | 1994-07-08 | Japan Aviation Electron Ind Ltd | トランシーバを使用した情報伝送装置の情報受信器および情報送信器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149244A (ja) * | 1984-01-13 | 1985-08-06 | Matsushita Electric Works Ltd | 多重伝送システムのプログラム設定方式 |
-
1985
- 1985-04-12 JP JP60077753A patent/JPS61237524A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61237524A (ja) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0436615B2 (ja) | ||
| JPH04178791A (ja) | Ｉｃカード | |
| JPH04273358A (ja) | Ｄｍａｃ内蔵型ワンチップマイクロコンピュータ | |
| JPS63268053A (ja) | バス制御装置 | |
| JPH05173876A (ja) | 増設メモリボード | |
| KR890002141Y1 (ko) | 16비트 dma콘트롤러의 32비트 데이타 신호 전송장치 | |
| JPS61295739A (ja) | 伝送制御装置 | |
| JPH1097303A (ja) | シーケンサのｉ／ｏ切り替え装置 | |
| JPH0265338A (ja) | グループ内アドレス検知方法 | |
| SU1372355A1 (ru) | Буферный повторитель | |
| JPH04111637A (ja) | データ伝送速度自動認識装置 | |
| JPS62132456A (ja) | デ−タ伝送装置 | |
| JPH1031647A (ja) | データバス幅変換制御回路を有するｃｐｕボード | |
| JPS59148199A (ja) | メモリパリテイ回路 | |
| JPS60158294U (ja) | ガス漏れ検知システムの中継器 | |
| JPH0758747A (ja) | 交換機の呼制御装置 | |
| JPS59226962A (ja) | デ−タ交換装置 | |
| JPH0273442A (ja) | データ処理装置 | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム | |
| JPS6324431A (ja) | デ−タ通信システム | |
| JPS6247020B2 (ja) | ||
| JPS6110343A (ja) | 誤り発生装置 | |
| JPH03121545A (ja) | Ｉｃメモリカード | |
| JPS61250761A (ja) | コマンド変換回路 | |
| JPH02164155A (ja) | Ｌａｎシステムの通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |