JPH04366592A - 薄膜elディスプレイの製造方法 - Google Patents

薄膜elディスプレイの製造方法

Info

Publication number
JPH04366592A
JPH04366592A JP3142901A JP14290191A JPH04366592A JP H04366592 A JPH04366592 A JP H04366592A JP 3142901 A JP3142901 A JP 3142901A JP 14290191 A JP14290191 A JP 14290191A JP H04366592 A JPH04366592 A JP H04366592A
Authority
JP
Japan
Prior art keywords
display
resist
thin film
emitting layer
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3142901A
Other languages
English (en)
Inventor
Yoshito Tanaka
義人 田中
Yasuo Konishi
小西 庸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP3142901A priority Critical patent/JPH04366592A/ja
Publication of JPH04366592A publication Critical patent/JPH04366592A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜ELディスプレイ
の製造方法に関し、特にアルカリ土類硫化物を発光層の
母体材料とする、大面積、高精細の薄膜ELディスプレ
イパネルの電極のパターン形成方法に関する。
【0002】
【従来の技術】一般に、硫化亜鉛(ZnS)を発光層の
母体材料として用いた薄膜ELディスプレイの製造方法
では、ガラス基板上に、透明電極(ITO等)、第一絶
縁層、発光層(ZnS:Mn、ZnS:Tb,F等)、
第二絶縁層、上部電極(金属電極)を順次積層した後、
ポジレジストを用いたフォトリソグラフィ、酸水溶液に
よるウェットエッチング、さらに有機溶剤によるレジス
トの除去からなる工程により、上部電極のパターン形成
を行う。
【0003】また、上部電極のパターン形成方法として
、電極形状に作製したメタルマスクを用いてマスク蒸着
する方法もあるが、大面積、高精細のパターン形成には
対応できない。
【0004】
【発明が解決しようとする課題】上記従来技術は、Zn
Sを発光層の母体材料に用いたものであり、水分により
分解し易い硫化ストロンチウム(SrS)等のアルカリ
土類硫化物を発光層の母体材料として用いた場合には、
レジストの現像工程や酸水溶液によるウェットエッチン
グの工程で、上部電極、第二絶縁層のピンホールから浸
入した水分により発光層が分解し、膜の剥離が発生する
という問題があった。
【0005】
【課題を解決するための手段】上記の問題は、ネガレジ
ストを用いたフォトリソグラフィ工程と、アルゴンイオ
ンによるスパッタエッチング工程と、酸素プラズマを用
いたアッシングによるレジスト除去の工程とからなるパ
ターン形成工程を採用することにより解決できる。
【0006】
【作用】ネガレジストは、現像液に有機溶剤を用いるた
め、フォトリソグラフィ工程内で水溶液は使用しない。 また、スパッタエッチング、アッシング共にガスイオン
を用いた工程であり、水溶液等の水分と発光層を含む薄
膜EL素子との接触はおこらない。このため、上部電極
のパターン形成を、発光層の分解やそれに伴う膜の剥離
といった問題を生じることなく行える。
【0007】
【実施例】以下、本発明の実施例を図を参照して説明す
る。
【0008】図1は本発明の一実施例の上部電極のパタ
ーン形成工程を示す要部拡大断面図である。
【0009】図1に示すように、HOYA製NA40ガ
ラス基板1上に、透明電極2としてITOを電子ビーム
蒸着により0.2 μmの厚さに形成し、ストライプ状
にパターン形成する。この上に、第一絶縁層3としてS
iO2(3a) 、Si3 N4(3b) をそれぞれ
O.O5μm、0.2 μmの厚さに反応性RFマグネ
トロンスパッタリングにより、ZnS(3c)をO.1
μmの厚さに電子ビーム蒸着で形成する。次に、SrS
粉末に塩化セリウム(CeCl3 )、塩化カリウム(
KCl)、塩化ユーロピウム(EuCl3 )を各々0
.1 、O.1 、0.03mol%混合し、加圧成形
したペレットを用いて、基板温度450 ℃で、電子ビ
ーム蒸着により1 μmの厚さに発光層(SrS:Ce
,K,Eu)4を形成する。このとき同時に、抵抗加熱
により硫黄を蒸発させる。さらにこの上に、第二絶縁層
5として、ZnS(5c)を0.1 μmの厚さに電子
ビーム蒸着で、Si3 N4(5b) 、SiO2(5
a) をそれぞれ0.2 μm、0.05μmの厚さに
反応性RFマグネトロンスパッタリングにより形成する
。その上に、上部電極6としてアルミニウム(Al)を
電子ビーム蒸着で0.2 μmの厚さに形成する。(図
1(A) ) 次に、上部電極6であるAl膜上に、ネガレジストを回
転塗布し、仮焼成、露光工程を経た後、キシレン、酢酸
エステルを主成分とする溶剤で現像、リンスを施し、レ
ジストパターン7の形成を行う。(図1(B) )次に
、アルゴンガスをエッチングガスとして用いたスパッタ
エッチング装置を用いてレジストパターン7の無い部分
のAl膜を除去する。(図1(C) )このときの装置
内の圧力は25mTorrで、自己バイアス電圧は55
0V、Alのエッチングレートは約30オングストロー
ム/minである。自己バイアス電圧が500V未満で
は、Alのエッチングレートが低く実用性を欠く。また
、580Vを越えるとレジストへのプラズマダメージに
より、エッチング終了後のレジストの除去が困難となる
。よって、自己バイアス電圧は500V以上580V以
下であることが望ましい。
【0010】エッチング終了後、同一装置内でアルゴン
ガスに代えて酸素ガスを導入し、酸素プラズマアッシン
グによりレジストの除去を行う。(図1(D))このと
きの装置内の圧力は200mTorrで、レジストのア
ッシングレートは約180オングストローム/minで
ある。装置内の圧力が200mTorr未満の場合には
、Al膜や、Al膜をエッチングした部分のSiO2 
が酸素イオンによりエッチングされる。また、400m
Torrを越える場合には、レジストのアッシングレー
トが著しく低下する。このため、アッシング時の装置内
圧力は、200mTorr以上、400mTorr以下
が望ましい。
【0011】以上の工程により、水分による発光層の分
解、またそれによる膜の剥離などが無い薄膜ELディス
プレイを得ることができる。
【0012】以上は、発光層としてSrS:Ce,K,
Euを用いた素子について述べたが、SrS:Ceや、
ユーロピウムをドープした硫化カルシウム(CaS:E
u)等を発光層として用いた素子にも適用できる。
【0013】
【発明の効果】以上のように、本発明を用いれば、水分
の浸入による発光層の分解、剥離といった問題を起こす
ことなく、薄膜ELディスプレイの上部電極の高精細な
パターン形成が可能である。
【図面の簡単な説明】
【図1】  本発明の一実施例の、上部電極のパターン
形成工程を、工程の順をおって説明した、ディスプレイ
パネルの拡大断面図
【符号の説明】
1  ガラス基板 2  透明電極(ITO) 3  第一絶縁層 3a  SiO2 3b  Si3 N4 3c  ZnS 4  発光層(SrS:Ce,K,Eu)5  第二絶
縁層 5a  SiO2 5b  Si3 N4 5c  ZnS 6  上部電極(Al) 7  ネガ型フォトレジスト

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  アルカリ土類硫化物を発光層の母体材
    料として用いた薄膜ELディスプレイにおいて、発光層
    の上に直接あるいは一種以上の絶縁層を介して形成した
    電極層をパターン形成する工程が、有機溶剤により現像
    することのできるネガレジストを用いたフォトリソグラ
    フィ法により、レジストのパターン形成を行う工程と、
    アルゴンイオンを用いたスパッタエッチングにより、電
    極層のエッチングを行う工程と、酸素プラズマを用いた
    アッシングにより、レジストを除去する工程、とから成
    ることを特徴とした、薄膜ELディスプレイの製造方法
  2. 【請求項2】  アルゴンイオンを用いたスパッタエッ
    チングが、高周波プラズマを用いたスパッタエッチング
    であり、エッチング時の自己バイアス電圧が、500V
    以上、580V以下であることを特徴とする、請求項1
    記載の薄膜ELディスプレイの製造方法。
  3. 【請求項3】  酸素プラズマを用いたアッシング時の
    反応装置内圧力が、200mTorr 以上、400m
    Torr以下であることを特徴とする、請求項1記載の
    薄膜ELディスプレイの製造方法。
  4. 【請求項4】  アルカリ土類硫化物が、硫化ストロン
    チウムであることを特徴とする、請求項1記載の薄膜E
    Lディスプレイの製造方法。
JP3142901A 1991-06-14 1991-06-14 薄膜elディスプレイの製造方法 Pending JPH04366592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3142901A JPH04366592A (ja) 1991-06-14 1991-06-14 薄膜elディスプレイの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3142901A JPH04366592A (ja) 1991-06-14 1991-06-14 薄膜elディスプレイの製造方法

Publications (1)

Publication Number Publication Date
JPH04366592A true JPH04366592A (ja) 1992-12-18

Family

ID=15326239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3142901A Pending JPH04366592A (ja) 1991-06-14 1991-06-14 薄膜elディスプレイの製造方法

Country Status (1)

Country Link
JP (1) JPH04366592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9408035B2 (en) 2014-04-30 2016-08-02 Michael Flynn Mobile computing system with user preferred interactive components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9408035B2 (en) 2014-04-30 2016-08-02 Michael Flynn Mobile computing system with user preferred interactive components

Similar Documents

Publication Publication Date Title
JP3948082B2 (ja) 有機エレクトロルミネッセンス素子の製造方法
JPH11121168A (ja) 有機エレクトロルミネセンス素子及びその製造方法
JP2581373B2 (ja) 透明導電膜配線基板の製造方法
US4670097A (en) Method for patterning transparent layers on a transparent substrate
US8017460B2 (en) Method of manufacturing flat panel display
US7528536B2 (en) Protective layer for corrosion prevention during lithography and etch
US5698353A (en) Flat display and method of its manufacture
JPH0393189A (ja) 薄膜el素子の製造方法
JPH04366592A (ja) 薄膜elディスプレイの製造方法
JPH0515037B2 (ja)
RU2076379C1 (ru) Способ изготовления тонкопленочного электролюминесцентного индикатора
JPH0218894A (ja) 硫化物薄膜のエッチング方法と多色薄膜el素子の製造方法
JPH02207486A (ja) 多色薄膜el素子の製造方法
CN114068407B (zh) 控制tft基板上的过孔孔径大小的方法
JPH1083887A (ja) 薄膜el素子の製造方法
JPH02183994A (ja) 多色薄膜el素子
JP3755182B2 (ja) 多色薄膜エレクトロルミネッセンス素子の製造方法
JPH04106895A (ja) 半導体の製造方法及びel発光層の製造方法
JPH02152192A (ja) 多色薄膜el素子の製造方法
JPH02281594A (ja) 薄膜エレクトロルミネッセンスパネルの製造方法
KR950006598B1 (ko) 다색 이엘(el)소자의 제조방법
JPH0632299B2 (ja) 薄膜elパネルの製造方法
JP3937850B2 (ja) 有機elディスプレイパネルの製造方法
JP2836646B2 (ja) 薄膜el素子とその製造方法
JPH01248622A (ja) 硫化カルシウムまたは硫化ストロンチウムの反応性ドライエッチング方法及び多色薄膜el素子の製造方法