JPH043690B2 - - Google Patents
Info
- Publication number
- JPH043690B2 JPH043690B2 JP58061736A JP6173683A JPH043690B2 JP H043690 B2 JPH043690 B2 JP H043690B2 JP 58061736 A JP58061736 A JP 58061736A JP 6173683 A JP6173683 A JP 6173683A JP H043690 B2 JPH043690 B2 JP H043690B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- clock
- filtering
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル信号処理装置に関する。
デイジタル信号の微分・平滑化フイルタリング
操作は波形の自動解析や画像処理などの分野にお
いて不可欠な演算処理の１つとなつている。一般
的に微分操作や、平滑操作を行うフイルタにはア
ナログフイルタとデイジタルフイルタとが利用さ
れている。アナログフイルタは、その構造からフ
イルタ特性を変えることが出来ず、１つのフイル
タに対して１つの特性しか得られなかつた。一方
デイジタルフイルタをソフトウエアによつて実現
した場合、デイジタルフイルタの係数を変えるこ
とで各種の特性をもつフイルタを実現できるが高
精度の乗除算演算処理を実行せねばならずプログ
ラム実行上多くのオペレーシヨンサイクルを必要
とするため計算速度の面で実時間処理が困難であ
つた。
操作は波形の自動解析や画像処理などの分野にお
いて不可欠な演算処理の１つとなつている。一般
的に微分操作や、平滑操作を行うフイルタにはア
ナログフイルタとデイジタルフイルタとが利用さ
れている。アナログフイルタは、その構造からフ
イルタ特性を変えることが出来ず、１つのフイル
タに対して１つの特性しか得られなかつた。一方
デイジタルフイルタをソフトウエアによつて実現
した場合、デイジタルフイルタの係数を変えるこ
とで各種の特性をもつフイルタを実現できるが高
精度の乗除算演算処理を実行せねばならずプログ
ラム実行上多くのオペレーシヨンサイクルを必要
とするため計算速度の面で実時間処理が困難であ
つた。
また、ハードウエアで実現されたデイジタルフ
イルタにおいて、通常、異なつた特性を持つ複数
のフイルタリング出力を得たい場合、異なつた特
性のフイルタを並列に並べ動作させているがこれ
では、構成が複雑になり、しかも得られた複数の
フイルタリング出力には位相のずれが生じてい
た。また、このようなフイルタの特性を決定する
係数は有効桁数を多く必要とし、演算処理時間が
長くなるため、時系列データのサンプリング周期
のような短時間に、係数を変えることにより異な
つた特性をもつフイルタとして動作させることは
困難であつた。
イルタにおいて、通常、異なつた特性を持つ複数
のフイルタリング出力を得たい場合、異なつた特
性のフイルタを並列に並べ動作させているがこれ
では、構成が複雑になり、しかも得られた複数の
フイルタリング出力には位相のずれが生じてい
た。また、このようなフイルタの特性を決定する
係数は有効桁数を多く必要とし、演算処理時間が
長くなるため、時系列データのサンプリング周期
のような短時間に、係数を変えることにより異な
つた特性をもつフイルタとして動作させることは
困難であつた。
本発明の目的は、１つのフイルタリング操作の
演算時間を高速化することにより、時系列信号の
サンプリング時間の間に多種類の微分ないしは平
滑化フイルタリング操作が選択できる信号処理装
置を提供することである。
演算時間を高速化することにより、時系列信号の
サンプリング時間の間に多種類の微分ないしは平
滑化フイルタリング操作が選択できる信号処理装
置を提供することである。
本発明によれば、時系列的にサンプリングされ
たデイジタル信号を遅延して、第１の信号を中心
として予め定めた第１のクロツクに応答して時系
列的に前後に等間隔である第２と第３の信号を一
対として予め定めた数の対の信号を出力する遅延
手段と前記第１の信号と、０又は１の値をとる第
１の係数信号とを前記第１のクロツクに比べて短
かい周期をもつ第２のクロツクに応答して乗算す
る第１の乗算手段と、前記第２の信号と、＋１又
は−１の値をとる第２の係数信号とを前記第２の
クロツクに応答して乗算する第２の乗算手段と、
前記第３の信号と前記第２の乗算手段の出力とを
加算する第１の加算手段と、前記第１の加算手段
の出力と、前記第２又は第３の信号の時間間隔に
対応して０又は１の値をとる第２の係数信号とを
乗算する第３の乗算手段とを有する基本回路を前
記予め定めた数だけ設けるとともに、これら基本
回路の出力を加算する第２の加算手段と、前記第
１の乗算手段の出力と前記第２の加算手段の出力
とを加算する第３の加算手段とを備えて成る信号
処理装置が得られる。
たデイジタル信号を遅延して、第１の信号を中心
として予め定めた第１のクロツクに応答して時系
列的に前後に等間隔である第２と第３の信号を一
対として予め定めた数の対の信号を出力する遅延
手段と前記第１の信号と、０又は１の値をとる第
１の係数信号とを前記第１のクロツクに比べて短
かい周期をもつ第２のクロツクに応答して乗算す
る第１の乗算手段と、前記第２の信号と、＋１又
は−１の値をとる第２の係数信号とを前記第２の
クロツクに応答して乗算する第２の乗算手段と、
前記第３の信号と前記第２の乗算手段の出力とを
加算する第１の加算手段と、前記第１の加算手段
の出力と、前記第２又は第３の信号の時間間隔に
対応して０又は１の値をとる第２の係数信号とを
乗算する第３の乗算手段とを有する基本回路を前
記予め定めた数だけ設けるとともに、これら基本
回路の出力を加算する第２の加算手段と、前記第
１の乗算手段の出力と前記第２の加算手段の出力
とを加算する第３の加算手段とを備えて成る信号
処理装置が得られる。
次に本発明を詳細に説明してゆく。１次微分フ
イルタリングの出力信号系列y(l) kは入力信号系列
Xkの中心差分の線形和として表現される。
イルタリングの出力信号系列y(l) kは入力信号系列
Xkの中心差分の線形和として表現される。
y(l) k＝ｄ／２P
〓n=1
ho（Xk+o−Xk+o） (1)
ここでｄ＝１／P
〓n=1
（ｎ・ho）・Ｔである。
(1)式において、ｄはスケールフアクタ（定数）
であつて、(1)式の差分演算には無関係であるので
実際の演算では考慮する必要がない。さらに、(1)
式においてhoを“０”ないしは“１”と設定すれ
ば、(1)式は差分演算のみで、１次微分特性で実現
できることを示している。一方、平滑化処理出力
信号y(m) kは(2)式の如く、入力信号系列XkとXkを中
心とした時間的に対称な信号系列の線形和として
表現される。
であつて、(1)式の差分演算には無関係であるので
実際の演算では考慮する必要がない。さらに、(1)
式においてhoを“０”ないしは“１”と設定すれ
ば、(1)式は差分演算のみで、１次微分特性で実現
できることを示している。一方、平滑化処理出力
信号y(m) kは(2)式の如く、入力信号系列XkとXkを中
心とした時間的に対称な信号系列の線形和として
表現される。
y(m) k＝h(m) pXk＋P
〓n=1
h(m) o（Xk+o
＋Xk-o）(m) o＝ｄ・h(m) o (2)
ここで
ｄ＝１／P 〓n=1 h(m) o (2)式において、ｄはスケールフアクタ（定数）
であり、h(m) oを“０”ないしは“１”とすると(2)
式は単純な線形和のみで平滑特性が実現できるこ
とを示している。
ｄ＝１／P 〓n=1 h(m) o (2)式において、ｄはスケールフアクタ（定数）
であり、h(m) oを“０”ないしは“１”とすると(2)
式は単純な線形和のみで平滑特性が実現できるこ
とを示している。
ここで(1)式の差分の項（Xk+o−Xk-o）に注目
すると、(2)式の線形和の項（Xk+o＋Xk-oは、(1)
式中の第２項の時系列信号Xk-oの符号を変換す
ることに相当している。そこで、(1)式、(2)式を共
通の式で表わすと(3)式になる。
すると、(2)式の線形和の項（Xk+o＋Xk-oは、(1)
式中の第２項の時系列信号Xk-oの符号を変換す
ることに相当している。そこで、(1)式、(2)式を共
通の式で表わすと(3)式になる。
yk＝hpXk＋P
〓n=1
ho
（Xk+o＋ｊ・Xk-o） (3)
ここで、hp、hoは本フイルタの特性を決定する
係数で、“Ｏ”ないしは“１”の値をとる。ｊも
フイルタの特性を決定するための係数で“１”な
いし“−１”の値をとる。(3)式を微分特性とする
場合ｊ＝−１、hp＝０である。また、平滑化特性
とする場合ｊ＝１、hp＝１である。(3)式に相当す
るプロセツサは図１に示す構成となる。
係数で、“Ｏ”ないしは“１”の値をとる。ｊも
フイルタの特性を決定するための係数で“１”な
いし“−１”の値をとる。(3)式を微分特性とする
場合ｊ＝−１、hp＝０である。また、平滑化特性
とする場合ｊ＝１、hp＝１である。(3)式に相当す
るプロセツサは図１に示す構成となる。
図１に示すプロセツサに於いて、１は最大2p
＋１の遅延時間を持つ信号遅延手段であり、２は
(3)式におけるhp〜hpなどの係数の演算および線形
和ないしは差分演算を行う手段に相当する。この
プロセツサは係数hp〜hp、jを変化させることに
より、所定の微分ないしは平滑化特性がその出力
ykに得られる。このプロセツサを信号取得時間の
制御するクロツクと同期させて働かせると次のク
ロツクによつて次の時刻に関する信号が取得され
る迄は遅延手段１におけるデータは不変である。
この時間を利用して、hp〜hpの係数およびｊを別
の周期の短いクロツクによりタイミングをとりな
がら変化させて本プロツサに与えると、遅延手段
で遅延されている同一のデータに関し、異なつた
フイルタリング出力信号が得られる。すなわち多
種フイルタリングが可能となる。これはこのプロ
セツサの演算時間が、加算手段など単純な構成の
切り換え時間のみからなつており、信号取得時間
の周期に比べて短いことにより実現できる。
＋１の遅延時間を持つ信号遅延手段であり、２は
(3)式におけるhp〜hpなどの係数の演算および線形
和ないしは差分演算を行う手段に相当する。この
プロセツサは係数hp〜hp、jを変化させることに
より、所定の微分ないしは平滑化特性がその出力
ykに得られる。このプロセツサを信号取得時間の
制御するクロツクと同期させて働かせると次のク
ロツクによつて次の時刻に関する信号が取得され
る迄は遅延手段１におけるデータは不変である。
この時間を利用して、hp〜hpの係数およびｊを別
の周期の短いクロツクによりタイミングをとりな
がら変化させて本プロツサに与えると、遅延手段
で遅延されている同一のデータに関し、異なつた
フイルタリング出力信号が得られる。すなわち多
種フイルタリングが可能となる。これはこのプロ
セツサの演算時間が、加算手段など単純な構成の
切り換え時間のみからなつており、信号取得時間
の周期に比べて短いことにより実現できる。
図２に４種類のフイルタリング特性を得る場合
のタイミングチヤートを示す。図２でT5はクロ
ツクによつてデータが実際に取得する処理が行わ
れいる時間であり、TDは各特性を示す特数が与
えられて演算が行われる時間である。またクロツ
クCLは信号遅延手段の遅延動作を制御するクロ
ツクであり、特性セレクト信号SeはクロツクCL
より短い同期で係数hp〜hpおよびｊをａ、ｂ、
ｃ、ｄと変えてゆく。これに応じて、出力Spとし
て、それぞれ異つたフイルタリング特性に対する
出力Ａ、Ｂ、Ｃ、Ｄが得られる。
のタイミングチヤートを示す。図２でT5はクロ
ツクによつてデータが実際に取得する処理が行わ
れいる時間であり、TDは各特性を示す特数が与
えられて演算が行われる時間である。またクロツ
クCLは信号遅延手段の遅延動作を制御するクロ
ツクであり、特性セレクト信号SeはクロツクCL
より短い同期で係数hp〜hpおよびｊをａ、ｂ、
ｃ、ｄと変えてゆく。これに応じて、出力Spとし
て、それぞれ異つたフイルタリング特性に対する
出力Ａ、Ｂ、Ｃ、Ｄが得られる。
次に本発明の一実施例を示した図面を参照して
本発明を詳細に説明する。図３において、Ａ／Ｄ
変換器３は、一定時間間隔で原アナログ信号をサ
ンプリングして時系列のデイジタル信号列を生成
する。第１図に相当するプロセツサ４は与えられ
た係数に応じて所定のフイルタリング処理を行
う。マルチプレクサ５は各フイルタリング特性の
ための係数ａ〜ｄをクロツクCL′のタイミングに
従つてプロセツサに与える。マルチプレクサ６は
プロセツサ４により処理が行われたフイルタリン
グ出力をクロツクCL′のタイミングによつて異な
るフイルタリング出力信号としてマルチプレクサ
ー６に振り分ける。
本発明を詳細に説明する。図３において、Ａ／Ｄ
変換器３は、一定時間間隔で原アナログ信号をサ
ンプリングして時系列のデイジタル信号列を生成
する。第１図に相当するプロセツサ４は与えられ
た係数に応じて所定のフイルタリング処理を行
う。マルチプレクサ５は各フイルタリング特性の
ための係数ａ〜ｄをクロツクCL′のタイミングに
従つてプロセツサに与える。マルチプレクサ６は
プロセツサ４により処理が行われたフイルタリン
グ出力をクロツクCL′のタイミングによつて異な
るフイルタリング出力信号としてマルチプレクサ
ー６に振り分ける。
次に動作について述べる。Ａ／Ｄ変換器３に入
力されたアナログ信号は、デイジタル信号列とし
て出力される。このデイジタル信号はプロセツサ
４で微分ないしは平滑化の処理が行われるが、こ
の際マルチプレクサ５により、次のデイジタル信
号がプロセツサ４に入力される迄の時間内に特性
選択用クロツクCL′のタイミングで４種の係数ａ
〜ｄを切り換えながら与える。プロセツサ４によ
るフイルタリング出力信号は、特性選択用クロツ
クCL′のタイミングで動作するマルチプレクサー
６で異なるフイルタリング出力信号Ａ，Ｂ，Ｃ，
Ｄとして振り分けが行われる。マルチプレクサ
５，６に関する特性選択用クロツクCL′のタイミ
ングのずれは大部分がプロセツサの演算速度に相
当するものであるが、プロセツサの演算速度は
Ａ／ＤのクロツクCLに比較して非常に高速であ
り、実時間処理の上からも殆んど問題がない。
力されたアナログ信号は、デイジタル信号列とし
て出力される。このデイジタル信号はプロセツサ
４で微分ないしは平滑化の処理が行われるが、こ
の際マルチプレクサ５により、次のデイジタル信
号がプロセツサ４に入力される迄の時間内に特性
選択用クロツクCL′のタイミングで４種の係数ａ
〜ｄを切り換えながら与える。プロセツサ４によ
るフイルタリング出力信号は、特性選択用クロツ
クCL′のタイミングで動作するマルチプレクサー
６で異なるフイルタリング出力信号Ａ，Ｂ，Ｃ，
Ｄとして振り分けが行われる。マルチプレクサ
５，６に関する特性選択用クロツクCL′のタイミ
ングのずれは大部分がプロセツサの演算速度に相
当するものであるが、プロセツサの演算速度は
Ａ／ＤのクロツクCLに比較して非常に高速であ
り、実時間処理の上からも殆んど問題がない。
図４は図３に示した実施例の動作タイミングを
説明するためのタイムチヤートであり、Ａ／Ｄク
ロツクCL、各特性選択信号Sa〜Sd、出力選択信
号SA〜SDが示され、図で位相遅れtSはＡ／Ｄ変換
による時間遅れと遅延手段であるシフトレジスタ
によるものである。また、位相遅れtDは加算器や
ロジツクによるものである。
説明するためのタイムチヤートであり、Ａ／Ｄク
ロツクCL、各特性選択信号Sa〜Sd、出力選択信
号SA〜SDが示され、図で位相遅れtSはＡ／Ｄ変換
による時間遅れと遅延手段であるシフトレジスタ
によるものである。また、位相遅れtDは加算器や
ロジツクによるものである。
図５〜図８は本発明によつて得られるそれぞれ
異なるフイルタリング特性を示す図で、図６、図
８は微分特性を示し、そのときの係数値はそれぞ
れ（ｊ＝−１、hp＝０、h1＝１、h2＝１、h3＝
１）、（ｊ＝−１、hp＝０、h1＝０、h2＝１、h3＝
１）である。図５、図７は平滑特性を示す図で、
そのときの係数値はそれぞれ（ｊ＝−１、hp＝
１、h1＝０、h2＝１、h3＝１）、（ｊ＝１、hp＝
１、h1＝０、h2＝０、h3＝１）である。
異なるフイルタリング特性を示す図で、図６、図
８は微分特性を示し、そのときの係数値はそれぞ
れ（ｊ＝−１、hp＝０、h1＝１、h2＝１、h3＝
１）、（ｊ＝−１、hp＝０、h1＝０、h2＝１、h3＝
１）である。図５、図７は平滑特性を示す図で、
そのときの係数値はそれぞれ（ｊ＝−１、hp＝
１、h1＝０、h2＝１、h3＝１）、（ｊ＝１、hp＝
１、h1＝０、h2＝０、h3＝１）である。
以上本発明に依ると従来の方式に比べて次の様
な効果が得られる。
な効果が得られる。
(1) 信号遅延手段と加算手段とから構成されるプ
ロセツサを使用することにより、構成を変える
ことなく、複数個のフイルタリング出力がある
一定周期を持つゲート時間内に得ることが可能
である。
ロセツサを使用することにより、構成を変える
ことなく、複数個のフイルタリング出力がある
一定周期を持つゲート時間内に得ることが可能
である。
(2) デイジタル入力信号列に対して同時にほぼ実
時間で複数個の特性を持つフイルタリング出力
が得られる。
時間で複数個の特性を持つフイルタリング出力
が得られる。
(3) 本方式によつて得られた複数個のフイルタリ
ング出力信号列は位相が一致していると見なす
ことができ、生体信号波形などの特徴抽出にお
いて、各出力信号列を総合して解析を行う場合
などに有効である。
ング出力信号列は位相が一致していると見なす
ことができ、生体信号波形などの特徴抽出にお
いて、各出力信号列を総合して解析を行う場合
などに有効である。
図１は本発明に係わるフイルタリング処理を行
うプロセツサの構成を示す図、図２は同一構成に
おいて、４種類のフイルタリング特性を得る場合
のタイミングを示す図、図３は本発明の一実施例
を示す図、図４は図３に示した実施例の動作タイ
ミングを示す図、図５〜図８は本発明によつて得
られるフイルタリング特性例をそれぞれ示す図。
うプロセツサの構成を示す図、図２は同一構成に
おいて、４種類のフイルタリング特性を得る場合
のタイミングを示す図、図３は本発明の一実施例
を示す図、図４は図３に示した実施例の動作タイ
ミングを示す図、図５〜図８は本発明によつて得
られるフイルタリング特性例をそれぞれ示す図。
Claims (1)
- 【特許請求の範囲】 １ 時系列的にサンプリングされたデイジタル信
号を遅延して、第１の信号（Xk）を中心として
予め定めた第１のクロツクに応答して時系列的に
前後に等間隔である第２の信号（Xk-o）および
第３の信号（Xk+o）を一対として予め定めた数
（Ｐ）の対の信号を出力する遅延手段と、 前記第１の信号と０または１の値をとる第１の
係数信号（h0）とを前記第１のクロツクに比べて
短かい周期をもつ第２のクロツクに応答して乗算
する第１の乗算処理（xk・h0）と、前記第２の信
号と＋１または−１の値をとる第２の係数信号
（ｊ）とを前記第２のクロツクに応答して乗算す
る第２の乗算処理（ｊ・xk-o）と、前記第３の信
号と前記第２の乗算処理の乗算結果とを加算する
第１の加算処理（Xk+o＋ｊ・Xk-o）と、前記第
１の加算処理の加算結果と前記第２または第３の
信号の時間間隔に対応して０または１の値をとる
第３の係数信号（ho）とを乗算する第３の乗算処
理（ho・（Xk+o＋ｊ・Xk-o））と、前記第３の乗
算処理を予め定めた回数（Ｐ）だけ実行し各乗算
結果を加算する第２の加算処理（P 〓n=1 ho・（Xk+o＋
ｊ・Xk-o））と、前記第１の乗算処理の乗算結果
と前記第２の加算処理の加算結果とを加算する第
３の加算処理（h0・Xk＋P 〓n=1 h0・（Xk+o＋ｊ・
Xk-o））とを実行する演算手段とを備えたことを
特徴とする信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173683A JPS59186414A (ja) | 1983-04-08 | 1983-04-08 | 信号処理装置 |
| US06/560,447 US4701874A (en) | 1983-04-06 | 1983-12-12 | Digital signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173683A JPS59186414A (ja) | 1983-04-08 | 1983-04-08 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59186414A JPS59186414A (ja) | 1984-10-23 |
| JPH043690B2 true JPH043690B2 (ja) | 1992-01-24 |
Family
ID=13179774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6173683A Granted JPS59186414A (ja) | 1983-04-06 | 1983-04-08 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186414A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312145A (en) * | 1976-07-19 | 1978-02-03 | Nat Jutaku Kenzai | Method of ventilating room |
| JPS56149822A (en) * | 1980-04-22 | 1981-11-19 | Casio Comput Co Ltd | Digital filter device |
| JPS5635219A (en) * | 1980-06-30 | 1981-04-07 | Sanyo Electric Co Ltd | Monorail type golf cart |
-
1983
- 1983-04-08 JP JP6173683A patent/JPS59186414A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59186414A (ja) | 1984-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724188B2 (ja) | デイジタル補間装置 | |
| US3521042A (en) | Simplified digital filter | |
| EP0373468B1 (en) | A pipelined processor for implementing the least-mean-squares algorithm | |
| CN109271133B (zh) | 一种数据处理方法及系统 | |
| US6788738B1 (en) | Filter accelerator for a digital signal processor | |
| CA1179780A (en) | Information and process control enhancement system | |
| US4701874A (en) | Digital signal processing apparatus | |
| JPH043690B2 (ja) | ||
| JPH02500782A (ja) | ディジタル相関器 | |
| JPH10509011A (ja) | 改良されたディジタルフィルタ | |
| SU744555A1 (ru) | Устройство дл вычислени коэффициентов преобразовани по уолшу | |
| SU922721A2 (ru) | Устройство ортогонального преобразовани по Уолшу | |
| JPH0625055Y2 (ja) | デジタルフイルタ | |
| SU877554A1 (ru) | Анализатор спектра Фурье | |
| JP4582830B2 (ja) | 高速フーリエ変換を用いたデータ処理装置 | |
| JPS6367913A (ja) | 時系列数値デ−タ変換方法 | |
| SU1392576A1 (ru) | Устройство дл решени дифференциальных уравнений | |
| SU703826A1 (ru) | Многоканальный цифровой фильтр | |
| SU1124322A1 (ru) | Устройство дл решени линейных интегральных уравнений Вольтерры | |
| RU2012051C1 (ru) | Устройство для быстрого преобразования фурье | |
| SU918952A1 (ru) | Устройство дл преобразовани по функци м Уолша | |
| SU935814A1 (ru) | Устройство дл определени спектральных коэффициентов разложени случайного процесса по функци м Хаара | |
| JPH07109973B2 (ja) | デジタル信号処理回路 | |
| SU981999A1 (ru) | Генератор случайных чисел | |
| JPH0334246B2 (ja) |