JPH0437134A - 厚膜メタル配線の形成方法 - Google Patents
厚膜メタル配線の形成方法Info
- Publication number
- JPH0437134A JPH0437134A JP14480490A JP14480490A JPH0437134A JP H0437134 A JPH0437134 A JP H0437134A JP 14480490 A JP14480490 A JP 14480490A JP 14480490 A JP14480490 A JP 14480490A JP H0437134 A JPH0437134 A JP H0437134A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- baking
- substrate
- lift
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は厚膜メタル配線の形成方法に関し、特にパワー
・トランジスタ等のパワー・デバイスや高出力太陽電池
等の半導体デバイスにおける厚膜メタル配線の形成方法
に関する。
・トランジスタ等のパワー・デバイスや高出力太陽電池
等の半導体デバイスにおける厚膜メタル配線の形成方法
に関する。
〈従来技術〉
各種半導体デバイスのうち、素子に比較的大電流が供給
されるパワーデバイス、高出力太陽電池等において、メ
タル配線の厚膜化は直列抵抗損失の低減、熱抵抗の低減
、ゲート容量の安定化、ボンダビリティの改善等に効果
を有し、素子の諸特性、信頼性を高めるうえで不可欠の
技術である。
されるパワーデバイス、高出力太陽電池等において、メ
タル配線の厚膜化は直列抵抗損失の低減、熱抵抗の低減
、ゲート容量の安定化、ボンダビリティの改善等に効果
を有し、素子の諸特性、信頼性を高めるうえで不可欠の
技術である。
メタル配線の形成法には、基板全面に蒸着されたメタル
の不用部分を、ホトレジストを保護膜にしてエツチング
除去するホトエツチング法と所謂リフトオフ法がある。
の不用部分を、ホトレジストを保護膜にしてエツチング
除去するホトエツチング法と所謂リフトオフ法がある。
リフトオフ法とは、あらかじめ基板上にホトレジストを
塗布し、メタルを残したい部分のレジストを除去したパ
ターンを形成し、その上からメタルを全面に蒸着した後
、レジストを溶剤で溶かすことでメタルの不用部をレジ
スト、＝共に除去して所望の配線パターンを得る方法で
、先のホトエツチング法ではメタルのエツチングの際に
基板に悪影響が与えられる場合や寸法精度を高める必要
がある場合によく用いられている。
塗布し、メタルを残したい部分のレジストを除去したパ
ターンを形成し、その上からメタルを全面に蒸着した後
、レジストを溶剤で溶かすことでメタルの不用部をレジ
スト、＝共に除去して所望の配線パターンを得る方法で
、先のホトエツチング法ではメタルのエツチングの際に
基板に悪影響が与えられる場合や寸法精度を高める必要
がある場合によく用いられている。
しかし一般にリフトオフ法として知られている方法は、
メタル厚さが高々ＩＩｔｍ以下の薄いメタル配線を形成
する場合の方法であって、数μｍ〜】Ｏμｍ程度の比較
的厚いメタル配線をリフトオフ法で形成する場合は、従
来例えば以下に示すような方法を用いる。
メタル厚さが高々ＩＩｔｍ以下の薄いメタル配線を形成
する場合の方法であって、数μｍ〜】Ｏμｍ程度の比較
的厚いメタル配線をリフトオフ法で形成する場合は、従
来例えば以下に示すような方法を用いる。
第３図（ａ）乃至（ｈ）は従来の厚膜メタル配線の形成
方法を示す工程図である。
方法を示す工程図である。
まず、第３図（ａ）のように、基板ｌ上に所望のメタル
厚さより充分厚くレジスト２を塗布する。
厚さより充分厚くレジスト２を塗布する。
その上に第３図（ｂ）のように、例えば０２μｍ程度の
５ｉ０２中間層３を蒸着法やスピン塗布法で形成する。
５ｉ０２中間層３を蒸着法やスピン塗布法で形成する。
さらにこの上に第３図（ｃ）のように、パターン形成用
の別種のレジスト４を塗布し、これに第３図（ｄ）のよ
うに、通常のホトリソグラフィ技術でレジストパターン
４′を形成する。
の別種のレジスト４を塗布し、これに第３図（ｄ）のよ
うに、通常のホトリソグラフィ技術でレジストパターン
４′を形成する。
次に、第３図（ｅ）に示すように、中間層３をエツチン
グすることでレジストパターン４′を中間層３に転写す
る（転写後の中間層を３′とする）。
グすることでレジストパターン４′を中間層３に転写す
る（転写後の中間層を３′とする）。
次にこのパターン形成グされた中間層３′をマスクとし
て下層の厚いレジスト層２をドライエツチングする。こ
の際、エツチング条件を適正化することで、第３図（ｆ
） Ｋ示すように、中間層３′を横方向にオーバー・エ
ツチングして、上部がひさし状の形状を有するレジスト
層５を形成する。
て下層の厚いレジスト層２をドライエツチングする。こ
の際、エツチング条件を適正化することで、第３図（ｆ
） Ｋ示すように、中間層３′を横方向にオーバー・エ
ツチングして、上部がひさし状の形状を有するレジスト
層５を形成する。
次に、第３図（ｇ）に示すように、所望厚さのメタル６
を全面に蒸着する。これを有機溶剤に浸漬すると、レジ
スト層５上部のひさし部分から溶剤が浸透してレジスト
２を溶かすので、容易に不用部のメタル６を除去８来、
第３図（ｈ）に示すように所望のメタルパターン６′を
得ることが出来る。
を全面に蒸着する。これを有機溶剤に浸漬すると、レジ
スト層５上部のひさし部分から溶剤が浸透してレジスト
２を溶かすので、容易に不用部のメタル６を除去８来、
第３図（ｈ）に示すように所望のメタルパターン６′を
得ることが出来る。
〈発明が解決しようとする課題〉
しかし、前述の従来の方法では製造工程が複雑で、多大
な作業時間と設備投資を必要とし、コストが高くつぐと
いう問題点があった。
な作業時間と設備投資を必要とし、コストが高くつぐと
いう問題点があった。
そこで本発明の目的は、製造が容易でコストが安くつ〈
厚膜メタル配線の形成方法を提供することにある。
厚膜メタル配線の形成方法を提供することにある。
く課題を解決するだめの手段〉
前記目的を達成するために本発明は、リフトオフ法によ
る厚膜メタル配線の形成方法において、基板上にリフト
オフするためのレジストをパターン形成する工程と、ポ
ストベーキング温度より低温のベーキングにより前記レ
ジストの側面中央部に収縮を生じさせ前記レジスト上部
をひさし状に形成する工程と、前記基板及びレジストの
全面に導電体を施した後、前記レジストと共に不要導電
体を除去する工程とからなることを特徴とする。
る厚膜メタル配線の形成方法において、基板上にリフト
オフするためのレジストをパターン形成する工程と、ポ
ストベーキング温度より低温のベーキングにより前記レ
ジストの側面中央部に収縮を生じさせ前記レジスト上部
をひさし状に形成する工程と、前記基板及びレジストの
全面に導電体を施した後、前記レジストと共に不要導電
体を除去する工程とからなることを特徴とする。
また、前記レジストとしては例えば高粘度のノボラック
系ポジタイプが適当であり、この場き、レジストのパタ
ーン形成後、６０℃乃至１００℃の範囲で３０分以上の
ベーキングを施すことを特徴とする。
系ポジタイプが適当であり、この場き、レジストのパタ
ーン形成後、６０℃乃至１００℃の範囲で３０分以上の
ベーキングを施すことを特徴とする。
く作 用〉
基板上にリフトオフするためのレジストをパターン形成
した後、ポストベーキング温度より低温のベーキングを
行なうと、前記レジストの側面中央部に収縮が生じ、前
記レジスト単層でひさし形状を再現性良く形成でき、従
来のリフトオフ法に比べて製造工程数が減少し、コスト
低減を図れる。
した後、ポストベーキング温度より低温のベーキングを
行なうと、前記レジストの側面中央部に収縮が生じ、前
記レジスト単層でひさし形状を再現性良く形成でき、従
来のリフトオフ法に比べて製造工程数が減少し、コスト
低減を図れる。
〈実施例〉
本発明の一実施例について、第１図（ａ）乃至（ｅ）及
び第２図を参照して説明する。
び第２図を参照して説明する。
本実施例においては、厚さ約５μｍのＡｇを主成分とし
たパターンをリフトオフ法で形成する方法について説明
する。厚さやメタルの種類が違う場合でも基本的に同様
であることは言うま、でもない。
たパターンをリフトオフ法で形成する方法について説明
する。厚さやメタルの種類が違う場合でも基本的に同様
であることは言うま、でもない。
第１図（ａ）乃至（ｅ）は、本発明一実施例による厚膜
メタル配線の形成方法を示す工程図である。
メタル配線の形成方法を示す工程図である。
まず、第１図（ａ）に示すように基板ｌ上にノボラック
・レジンを主成分とするポジ型ホトレシスト７を約７μ
ｍ〜１０μｍスピン塗布する。
・レジンを主成分とするポジ型ホトレシスト７を約７μ
ｍ〜１０μｍスピン塗布する。
前記ノボラック・レジンを主成分とするポジ型ホトレジ
スト７（以下、単にレジスト７と記す）としては、例え
ばヘキスト社のＡＺ４６２０、シブレイ社のＴＦ−２０
等がある。また、粘度は８００ｃｐ程度の高粘度のもの
が適当である。
スト７（以下、単にレジスト７と記す）としては、例え
ばヘキスト社のＡＺ４６２０、シブレイ社のＴＦ−２０
等がある。また、粘度は８００ｃｐ程度の高粘度のもの
が適当である。
この時、塗布に先立って基板ｌを１２０℃〜２００℃で
約２０分〜２時間程度ベーキングしておくことやヘキサ
メチルジシラザン（ＨＭＤＳ）を成分としたプライマー
を塗布することはレジスト７と基板１との密着力を増強
するうえで有効な手段である。
約２０分〜２時間程度ベーキングしておくことやヘキサ
メチルジシラザン（ＨＭＤＳ）を成分としたプライマー
を塗布することはレジスト７と基板１との密着力を増強
するうえで有効な手段である。
次に、レジスト７を塗布した基板１を９０℃で４０分プ
リベークした後、所望のパターンを記したガラスマスク
とマスク・アライナ−を用いて前記レジスト７を露光す
る。これに所定の現像、リンス、水洗いを施すことによ
って第１図（ｂ）に示すように、レジスト７′をパター
ン形成する。この段階ではレジスト７′の側面はほぼ垂
直な形状をなしている。
リベークした後、所望のパターンを記したガラスマスク
とマスク・アライナ−を用いて前記レジスト７を露光す
る。これに所定の現像、リンス、水洗いを施すことによ
って第１図（ｂ）に示すように、レジスト７′をパター
ン形成する。この段階ではレジスト７′の側面はほぼ垂
直な形状をなしている。
次に、レジスト７′をパターン形成した基板１を乾燥さ
せることも兼ねて、例えば７５℃で１時間ベーキングす
る。このベーキングによってレジスト７′の側面中央部
に収縮が生じ、第１図（ｃ）に示すようなひさし形状を
実現出来る。図中、ｔはひさし部分の長さである。
せることも兼ねて、例えば７５℃で１時間ベーキングす
る。このベーキングによってレジスト７′の側面中央部
に収縮が生じ、第１図（ｃ）に示すようなひさし形状を
実現出来る。図中、ｔはひさし部分の長さである。
第２図は、本実施例のベーキング温度Ｔとひさし部分の
長さｔの関係を示した図である。ベーキング時間を１時
間としている。図に示すように、ベーキング温度が高い
ほど大きなひさしが形成されていることがわかる。
長さｔの関係を示した図である。ベーキング時間を１時
間としている。図に示すように、ベーキング温度が高い
ほど大きなひさしが形成されていることがわかる。
このひさしが形成される原因は以下のように考えられる
。露光直後の状態でレジスト表面と内部を比較した場合
、表面近傍はランプ等からの放射熱による有機成分の蒸
発が内部より著るしい。よってこれに上記のような比較
的低温で長時間のベーキングを加えた場合、新たに生じ
る有機成分の脱離状態が表面近傍と中央部で異なり、結
果的にレジスト７′の収縮量に差が生じて前記ひさしが
形成されると考えられる。
。露光直後の状態でレジスト表面と内部を比較した場合
、表面近傍はランプ等からの放射熱による有機成分の蒸
発が内部より著るしい。よってこれに上記のような比較
的低温で長時間のベーキングを加えた場合、新たに生じ
る有機成分の脱離状態が表面近傍と中央部で異なり、結
果的にレジスト７′の収縮量に差が生じて前記ひさしが
形成されると考えられる。
なお、通常現像、リンス、水洗の後に行なわれるボスト
ベークの条件は、１２０℃乃至１５０℃の温度範囲で３
０分程度である。しかし、このボストベークの条件でベ
ーキングを行なった場合は、レジスト７′側面の形状は
表面近傍の方が中央部より収縮し、ひさしの形状は得ら
れずリフトオフはできない。
ベークの条件は、１２０℃乃至１５０℃の温度範囲で３
０分程度である。しかし、このボストベークの条件でベ
ーキングを行なった場合は、レジスト７′側面の形状は
表面近傍の方が中央部より収縮し、ひさしの形状は得ら
れずリフトオフはできない。
従って本実施例でのベーキングはポストベーキング温度
より低温で行なうことが必要である。
より低温で行なうことが必要である。
次に第１図（ｄ）に示すように、基板！及びレジスト７
′上にＡｇを主成分とするメタル８を全面に蒸着する。
′上にＡｇを主成分とするメタル８を全面に蒸着する。
ここで、基板１の温度を９０℃以上に上昇させる必要が
ある場合には、上記低温乾燥後約１５分、紫外光照射の
キユアリングを行なうことで、蒸着時のレジスト形状の
変化を防ぐことが出来る。
ある場合には、上記低温乾燥後約１５分、紫外光照射の
キユアリングを行なうことで、蒸着時のレジスト形状の
変化を防ぐことが出来る。
次にこれをアセトン等の有機溶剤に浸漬することによっ
て、レジスト７′上部のひさし部分から溶剤が浸透して
レジスト７′を溶かすので、容易に不用部のメタルを除
去出来、第１図（ｅ）に示すように所望のメタルパター
ン８′を得ることが出来る。
て、レジスト７′上部のひさし部分から溶剤が浸透して
レジスト７′を溶かすので、容易に不用部のメタルを除
去出来、第１図（ｅ）に示すように所望のメタルパター
ン８′を得ることが出来る。
また、本実施例においては、第１図（Ｃ）のひさしを形
成するために、７５℃で１時間のベーキングを行なった
が、ベーキング温度より低温の６０℃乃至１００℃の範
囲で３０分以上のベーキングでも同様のひさし形状が得
られる。
成するために、７５℃で１時間のベーキングを行なった
が、ベーキング温度より低温の６０℃乃至１００℃の範
囲で３０分以上のベーキングでも同様のひさし形状が得
られる。
以上のように本発明によれば、厚み数μ以上の比較的厚
いメタル配線をリフトオフ法によって形成する際、従来
より極めて容易にレジストのひさし形状を得ることがで
き、製造工程数を大幅に減少できる。
いメタル配線をリフトオフ法によって形成する際、従来
より極めて容易にレジストのひさし形状を得ることがで
き、製造工程数を大幅に減少できる。
この結果、各種パワーデバイス、高出力太陽電池等比較
的大電流が供給される半導体デバイスの大幅な製造コス
ト低減を図れる。
的大電流が供給される半導体デバイスの大幅な製造コス
ト低減を図れる。
〈発明の効果〉
以上説明したように、本発明によれば厚み数μ以上の比
較的厚いメタル配線を従来より少ない工程数で容易に形
成でき、製造コストを大傷に低減できる。
較的厚いメタル配線を従来より少ない工程数で容易に形
成でき、製造コストを大傷に低減できる。
第１図（ａ）乃至（ｅ）は本発明の一実施例による厚膜
メタル配線の形成方法を示す工程図、第２図は同実施例
におけるベーク温度とひさし長の関係を示す図、第３図
（ａ）乃至（ｈ）は従来例による厚膜メタル配線の形成
方法を示す工程図である。 ■・・・基板、７′・・・レジスト、８・・・導電体。 代理人 弁理士 梅 １） 勝（他２名）π 卯 ｖＩＤ へ゛−ヘン７゛９シケＴ−−− 〔°Ｃ〕 第２図 （ａ） （ｂ） （Ｃ） （ｄ） （ｅ） 第１起 １１３図
メタル配線の形成方法を示す工程図、第２図は同実施例
におけるベーク温度とひさし長の関係を示す図、第３図
（ａ）乃至（ｈ）は従来例による厚膜メタル配線の形成
方法を示す工程図である。 ■・・・基板、７′・・・レジスト、８・・・導電体。 代理人 弁理士 梅 １） 勝（他２名）π 卯 ｖＩＤ へ゛−ヘン７゛９シケＴ−−− 〔°Ｃ〕 第２図 （ａ） （ｂ） （Ｃ） （ｄ） （ｅ） 第１起 １１３図
Claims (1)
- 【特許請求の範囲】 １ リフトオフ法による厚膜メタル配線の形成方法にお
いて、基板上にリフトオフするためのレジストをパター
ン形成する工程と、 ポストベーキング温度より低温のベーキングにより前記
レジストの側面中央部に収縮を生じさせ前記レジスト上
部をひさし状に形成する工程と、 前記基板及びレジストの全面に導電体を施した後、前記
レジストと共に不要導電体を除去する工程とからなるこ
とを特徴とする厚膜メタル配線の形成方法。 ２ 前記レジストが高粘度のノボラック系ポジタイプの
ホトレジストであり、前記レジストのパターン形成後、
６０℃乃至１００℃で３０分以上のベーキングを施すこ
とを特徴とする特許請求の範囲第１項記載の厚膜メタル
配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144804A JP2690805B2 (ja) | 1990-06-01 | 1990-06-01 | 厚膜メタル配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144804A JP2690805B2 (ja) | 1990-06-01 | 1990-06-01 | 厚膜メタル配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437134A true JPH0437134A (ja) | 1992-02-07 |
| JP2690805B2 JP2690805B2 (ja) | 1997-12-17 |
Family
ID=15370854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2144804A Expired - Lifetime JP2690805B2 (ja) | 1990-06-01 | 1990-06-01 | 厚膜メタル配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690805B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066430A (ja) * | 1983-09-21 | 1985-04-16 | Oki Electric Ind Co Ltd | レジストパタ−ンの形成方法 |
| JPH01308030A (ja) * | 1988-06-07 | 1989-12-12 | Dainippon Printing Co Ltd | パターン形成方法 |
-
1990
- 1990-06-01 JP JP2144804A patent/JP2690805B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066430A (ja) * | 1983-09-21 | 1985-04-16 | Oki Electric Ind Co Ltd | レジストパタ−ンの形成方法 |
| JPH01308030A (ja) * | 1988-06-07 | 1989-12-12 | Dainippon Printing Co Ltd | パターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2690805B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827326A (en) | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off | |
| JPS5843453A (ja) | ポリイミド材料の食刻方法 | |
| US3979240A (en) | Method of etching indium tin oxide | |
| JPH0437134A (ja) | 厚膜メタル配線の形成方法 | |
| CN110491830B (zh) | 一种空气桥制作方法及具有该空气桥的器件 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| KR100251993B1 (ko) | 티형 게이트 전도막 패턴 형성 방법 | |
| JPS60182134A (ja) | パタ−ン形成方法 | |
| JPS5843540A (ja) | 半導体装置の配線形成方法 | |
| KR0147488B1 (ko) | 접촉창 형성방법 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPS61166132A (ja) | 薄膜の選択的形成方法 | |
| JPS62166523A (ja) | 半導体装置の製造方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JPH09320981A (ja) | 深溝底部における電極パターン形成方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| JP3661284B2 (ja) | 電子回路基板の製造方法 | |
| JP3653960B2 (ja) | 半導体装置の製造方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2594572B2 (ja) | リフトオフ平坦化法 | |
| CN119105232A (zh) | 一种基于图案化金属覆盖的pedot:pss透明电极鲁棒性提升方法 | |
| JPS60247948A (ja) | 半導体装置の製造方法 | |
| JPS60154623A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |