JPH04372583A - 電圧形インバータの短絡防止時間補正装置 - Google Patents
電圧形インバータの短絡防止時間補正装置Info
- Publication number
- JPH04372583A JPH04372583A JP3174732A JP17473291A JPH04372583A JP H04372583 A JPH04372583 A JP H04372583A JP 3174732 A JP3174732 A JP 3174732A JP 17473291 A JP17473291 A JP 17473291A JP H04372583 A JPH04372583 A JP H04372583A
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuit
- current
- output
- prevention time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、誘導電動機を可変速
制御するために用いる電圧形インバータの短絡防止時間
補正装置に関するものである。
制御するために用いる電圧形インバータの短絡防止時間
補正装置に関するものである。
【０００２】
【従来の技術】図２は例えば総合電子出版社発行，「Ａ
Ｃサーボシステムの理論と設計の実際」，Ｐ５４〜Ｐ５
９，１９９０年５月８日第１版に示された従来の電圧形
インバータの短絡防止時間補正装置を示すブロック図で
あり、図において、５はＵ相分の電圧形インバータ装置
、６は電流検出器、７は三相誘導電動機（以下、モータ
という）、１２はパルス幅変調回路、１３は直列接続さ
れた２つのトランジスタが同時にオンとならないように
、短絡防止時間を作成する短絡防止時間作成回路、１６
はＵ相のインバータ出力電流から補正電圧ΔＶを発生す
る補正電圧発生回路、２０は直流電圧源を示す。また、
図３は図２のブロック各部の信号を示すタイミングチャ
ート図である。
Ｃサーボシステムの理論と設計の実際」，Ｐ５４〜Ｐ５
９，１９９０年５月８日第１版に示された従来の電圧形
インバータの短絡防止時間補正装置を示すブロック図で
あり、図において、５はＵ相分の電圧形インバータ装置
、６は電流検出器、７は三相誘導電動機（以下、モータ
という）、１２はパルス幅変調回路、１３は直列接続さ
れた２つのトランジスタが同時にオンとならないように
、短絡防止時間を作成する短絡防止時間作成回路、１６
はＵ相のインバータ出力電流から補正電圧ΔＶを発生す
る補正電圧発生回路、２０は直流電圧源を示す。また、
図３は図２のブロック各部の信号を示すタイミングチャ
ート図である。
【０００３】次に動作について説明する。まず、インバ
ータ出力電圧を制御するために必要となるパルス幅変調
回路１２に、電圧指令値Ｖｕ３＊ を入力する。パルス
幅変調回路１２は図３（ａ）に示すように、この電圧指
令値Ｖｕ３＊ と内部の三角波Ｅとの大きさを比較し、
Ｖｕ３＊ ≧Ｅのとき、Ｕ相上側トランジスタＴｕ の
オン信号Ｕ＊を図３（ｂ）に示すように出力し、Ｖｕ３
＊ ＜Ｅのとき、Ｕ相下側トランジスタＴｘ のオン信
号Ｘ＊ を図３（ｃ）に示すように出力する。ただし、
このままでは、各トランジスタＴｕ ，Ｔｘ のオフ遅
れ時間のため、トランジスタＴｕ ，Ｔｘ が同時にオ
ンする期間が存在し、直流電源短絡が生ずる。そこで、
この直流電源短絡を防止するため、各信号Ｕ＊，Ｘ＊が
オンとなる時に短絡防止時間ｔｄだけ立上がりを遅らせ
た図３（ｄ），（ｅ）に示すような信号Ｕ，Ｘを短絡防
止時間作成回路１３で作成している。
ータ出力電圧を制御するために必要となるパルス幅変調
回路１２に、電圧指令値Ｖｕ３＊ を入力する。パルス
幅変調回路１２は図３（ａ）に示すように、この電圧指
令値Ｖｕ３＊ と内部の三角波Ｅとの大きさを比較し、
Ｖｕ３＊ ≧Ｅのとき、Ｕ相上側トランジスタＴｕ の
オン信号Ｕ＊を図３（ｂ）に示すように出力し、Ｖｕ３
＊ ＜Ｅのとき、Ｕ相下側トランジスタＴｘ のオン信
号Ｘ＊ を図３（ｃ）に示すように出力する。ただし、
このままでは、各トランジスタＴｕ ，Ｔｘ のオフ遅
れ時間のため、トランジスタＴｕ ，Ｔｘ が同時にオ
ンする期間が存在し、直流電源短絡が生ずる。そこで、
この直流電源短絡を防止するため、各信号Ｕ＊，Ｘ＊が
オンとなる時に短絡防止時間ｔｄだけ立上がりを遅らせ
た図３（ｄ），（ｅ）に示すような信号Ｕ，Ｘを短絡防
止時間作成回路１３で作成している。
【０００４】このような短絡防止時間作成回路１３によ
り作成した信号によれば、図３（ｄ），（ｅ）の斜線部
分に相当する時間だけ、誤差電圧Δｖが生ずることにな
る。そこで、この誤差電圧Δｖを補正するため、図２に
示すように、モータ７に流れる電流Ｉｕ を電流検出器
６により検出し、Ｉｕ ≧０の場合はΔＶ＝＋Ｖｔｄ、
Ｉｕ＜０の場合はΔＶ＝−Ｖｔｄとなる電圧を補正電圧
発生回路１６にて作成し、これを本来の電圧指令値Ｖｕ
２＊ に加えてパルス幅変調回路１２へ入力する電圧指
令値Ｖｕ３＊ を作成している。Ｖｔｄは数１により表
わされ、このときＥｄ は直流電圧、ｔｄは短絡防止時
間、ｆｃはパルス幅変調信号Ｅの周波数である。
り作成した信号によれば、図３（ｄ），（ｅ）の斜線部
分に相当する時間だけ、誤差電圧Δｖが生ずることにな
る。そこで、この誤差電圧Δｖを補正するため、図２に
示すように、モータ７に流れる電流Ｉｕ を電流検出器
６により検出し、Ｉｕ ≧０の場合はΔＶ＝＋Ｖｔｄ、
Ｉｕ＜０の場合はΔＶ＝−Ｖｔｄとなる電圧を補正電圧
発生回路１６にて作成し、これを本来の電圧指令値Ｖｕ
２＊ に加えてパルス幅変調回路１２へ入力する電圧指
令値Ｖｕ３＊ を作成している。Ｖｔｄは数１により表
わされ、このときＥｄ は直流電圧、ｔｄは短絡防止時
間、ｆｃはパルス幅変調信号Ｅの周波数である。
【０００５】
【数１】Ｖｔｄ ≒ Ｅｄ ×ｔｄ×ｆｃ
【０００
６】
６】
【発明が解決しようとする課題】従来の電圧形インバー
タの短絡防止時間補正装置は以上のように構成されてい
るので、実際にモータ７に流れている電流を検出して上
記誤差電圧を補正すべき補正電圧ΔＶを作成しなければ
ならず、また、上記検出した電流にはパルス幅変調動作
に起因する高調波成分が含まれるため、電流が零付近に
なると補正電圧ΔＶがばたつき、補正性能が悪化するな
どの課題があった。
タの短絡防止時間補正装置は以上のように構成されてい
るので、実際にモータ７に流れている電流を検出して上
記誤差電圧を補正すべき補正電圧ΔＶを作成しなければ
ならず、また、上記検出した電流にはパルス幅変調動作
に起因する高調波成分が含まれるため、電流が零付近に
なると補正電圧ΔＶがばたつき、補正性能が悪化するな
どの課題があった。
【０００７】この発明は上記のような課題を解消するた
めになされたもので、パルス幅変調動作に起因する高調
波成分の影響を受けることなく、短絡防止時間の補正を
高精度に行うことができる電圧形インバータの短絡防止
時間装置を得ることを目的とする。
めになされたもので、パルス幅変調動作に起因する高調
波成分の影響を受けることなく、短絡防止時間の補正を
高精度に行うことができる電圧形インバータの短絡防止
時間装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る電圧形イ
ンバータの短絡防止時間補正装置は、電流検出器による
検出電流値と予め設定した電流指令値との誤差を一致さ
せる信号を出力する電流コントローラと、上記電流指令
値にもとづきこれの符号により短絡防止時間の補正電圧
を作成する短絡防止時間の補正電圧発生回路と、該補正
電圧発生回路で得られた補正電圧を上記電流コントロー
ラが出力する信号に加える加算器とを設け、該加算器の
出力をパルス幅変調制御した信号にもとづいて、短絡防
止時間作成回路に、直流電圧電源に直列に入れた各トラ
ンジスタをオン制御する短絡防止時間出力を供給させる
ようにしたものである。
ンバータの短絡防止時間補正装置は、電流検出器による
検出電流値と予め設定した電流指令値との誤差を一致さ
せる信号を出力する電流コントローラと、上記電流指令
値にもとづきこれの符号により短絡防止時間の補正電圧
を作成する短絡防止時間の補正電圧発生回路と、該補正
電圧発生回路で得られた補正電圧を上記電流コントロー
ラが出力する信号に加える加算器とを設け、該加算器の
出力をパルス幅変調制御した信号にもとづいて、短絡防
止時間作成回路に、直流電圧電源に直列に入れた各トラ
ンジスタをオン制御する短絡防止時間出力を供給させる
ようにしたものである。
【０００９】
【作用】この発明における補正電圧発生回路は、予め設
定した電流指令値にもとづき短絡防止時間の補正電圧を
作成するため、この補正電圧にはパルス幅変調回路によ
るパルス幅変調動作に起因する高調波成分の混入がなく
なり、電流の零付近における補正電圧のばたつきや補正
性能の劣化を防止するように機能する。
定した電流指令値にもとづき短絡防止時間の補正電圧を
作成するため、この補正電圧にはパルス幅変調回路によ
るパルス幅変調動作に起因する高調波成分の混入がなく
なり、電流の零付近における補正電圧のばたつきや補正
性能の劣化を防止するように機能する。
【００１０】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、５は電圧形インバータ装置、６は
モータ駆動電流を検出する電流検出器、７はモータ、９
は電流検出器６からの検出電流と電流指令値との誤差に
より制御電流を出力する電流コントローラ、１２はパル
ス幅変調回路、１３は短絡防止時間作成回路、１４は加
算器、１６は短絡防止時間の補正電圧発生回路、１７は
信号選択回路、１８は補正周期決定回路、２０は直流電
圧電源である。
する。図１において、５は電圧形インバータ装置、６は
モータ駆動電流を検出する電流検出器、７はモータ、９
は電流検出器６からの検出電流と電流指令値との誤差に
より制御電流を出力する電流コントローラ、１２はパル
ス幅変調回路、１３は短絡防止時間作成回路、１４は加
算器、１６は短絡防止時間の補正電圧発生回路、１７は
信号選択回路、１８は補正周期決定回路、２０は直流電
圧電源である。
【００１１】次に動作について説明する。まず、電流コ
ントローラ９は電流指令値Ｉｕ＊，Ｉｖ＊，Ｉｗ＊とモ
ータ７に供給される電流の電流検出器６による検出電流
値Ｉｕ ，Ｉｖ，Ｉｗ とを一致させるため、これらの
差にもとづいて、Ｕ，Ｖ，Ｗ各相の電流制御を行う、こ
の電流コントローラ９の出力を、それぞれＶｕ２＊，Ｖ
ｖ２＊，Ｖｗ２＊ とする。また、補正電圧発生回路１
６の基準入力を上記電流指令値Ｉｕ＊，Ｉｖ＊，Ｉｗ＊
とし、各電流指令値の符号により短絡防止時間の補正電
圧ΔＶを作成し、これらを加算器１４で各電圧指令値Ｉ
ｕ２＊，Ｉｖ２＊，Ｉｗ２＊ に加算して、パルス幅変
調回路の入力信号とする。さらに、補正周期決定回路１
８により、スイッチングしていない期間を検出させる。
ントローラ９は電流指令値Ｉｕ＊，Ｉｖ＊，Ｉｗ＊とモ
ータ７に供給される電流の電流検出器６による検出電流
値Ｉｕ ，Ｉｖ，Ｉｗ とを一致させるため、これらの
差にもとづいて、Ｕ，Ｖ，Ｗ各相の電流制御を行う、こ
の電流コントローラ９の出力を、それぞれＶｕ２＊，Ｖ
ｖ２＊，Ｖｗ２＊ とする。また、補正電圧発生回路１
６の基準入力を上記電流指令値Ｉｕ＊，Ｉｖ＊，Ｉｗ＊
とし、各電流指令値の符号により短絡防止時間の補正電
圧ΔＶを作成し、これらを加算器１４で各電圧指令値Ｉ
ｕ２＊，Ｉｖ２＊，Ｉｗ２＊ に加算して、パルス幅変
調回路の入力信号とする。さらに、補正周期決定回路１
８により、スイッチングしていない期間を検出させる。
【００１２】さらに、具体的に説明すると、例えばＵ相
に関して、短絡防止時間の補正電圧発生回路１６は、電
流指令値Ｉｕ＊＝０のときΔＶ＝＋Ｖｔｄ、Ｉｕ＊〈０
のときΔＶ＝−Ｖｔｄなる電圧をそれぞれ作成する。ま
た、電流指令値Ｉｕ＊と検出電流値Ｉｕが一致するよう
に、、その差Ｉｕ＊−Ｉｕを電流コントローラ９に入力
し、上記のように電流制御を行う。
に関して、短絡防止時間の補正電圧発生回路１６は、電
流指令値Ｉｕ＊＝０のときΔＶ＝＋Ｖｔｄ、Ｉｕ＊〈０
のときΔＶ＝−Ｖｔｄなる電圧をそれぞれ作成する。ま
た、電流指令値Ｉｕ＊と検出電流値Ｉｕが一致するよう
に、、その差Ｉｕ＊−Ｉｕを電流コントローラ９に入力
し、上記のように電流制御を行う。
【００１３】いま、電流コントローラ９の出力をＶｕ２
＊ とし、これに補正電圧発生回路１６から出力される
補正電圧ΔＶを加算器１４で加えることにより、出力Ｖ
ｕ３＊ を作成する。ここで、補正電圧ΔＶは、Ｖｕ２
＊ がパルス幅変調キャリアの最大値より大きいか、最
小値より小さいとき、すなわち、Ｖｕ２＊ ≧Ｅｍａｘ
あるいはＶｕ２＊ ≦−Ｅｍａｘ のとき、０とする
。これにより、スイッチングをしていない期間のΔＶの
加え込みを、等価的に停止する。そして、この期間の決
定を、補正周期決定回路１８で行い、ΔＶ＝０は信号選
択回路１７におけるスイッチの切り離しにより実施する
。そして、Ｖｕ３＊ をパルス幅変調回路１２に入力し
、さらに短絡防止時間作成回路１３に入力することによ
り、トランジスタＴｕ，Ｔｘのベースに与える信号を作
成する。なお、上記実施例ではＵ相について述べたが、
Ｖ相，Ｗ相についても同様の動作となる。
＊ とし、これに補正電圧発生回路１６から出力される
補正電圧ΔＶを加算器１４で加えることにより、出力Ｖ
ｕ３＊ を作成する。ここで、補正電圧ΔＶは、Ｖｕ２
＊ がパルス幅変調キャリアの最大値より大きいか、最
小値より小さいとき、すなわち、Ｖｕ２＊ ≧Ｅｍａｘ
あるいはＶｕ２＊ ≦−Ｅｍａｘ のとき、０とする
。これにより、スイッチングをしていない期間のΔＶの
加え込みを、等価的に停止する。そして、この期間の決
定を、補正周期決定回路１８で行い、ΔＶ＝０は信号選
択回路１７におけるスイッチの切り離しにより実施する
。そして、Ｖｕ３＊ をパルス幅変調回路１２に入力し
、さらに短絡防止時間作成回路１３に入力することによ
り、トランジスタＴｕ，Ｔｘのベースに与える信号を作
成する。なお、上記実施例ではＵ相について述べたが、
Ｖ相，Ｗ相についても同様の動作となる。
【００１４】
【発明の効果】以上のように、この発明によれば電流検
出器による検出電流値と予め設定した電流指令値との誤
差を一致させる信号を出力する電流コントローラと、上
記電流指令値にもとづきこれの符号により短絡防止時間
の補正電圧を作成する短絡防止時間の補正電圧発生回路
と、該補正電圧発生回路で得られた補正電圧を上記電流
コントローラが出力する信号に加える加算器とを設け、
該加算器の出力をパルス幅変調制御した信号にもとづい
て、短絡防止時間作成回路に、直流電圧電源に直列に入
れた各トランジスタをオン制御する短絡防止時間出力信
号を供給させるように構成したので、パルス幅変調動作
に起因する高調波成分の混入を防止できるとともに、電
流の零付近における補正電圧のばたつきや補正性能の劣
化を回避でき、直列の各トランジスタによる直流電源の
短絡を確実かつ高精度に防止できるものが得られる効果
がある。
出器による検出電流値と予め設定した電流指令値との誤
差を一致させる信号を出力する電流コントローラと、上
記電流指令値にもとづきこれの符号により短絡防止時間
の補正電圧を作成する短絡防止時間の補正電圧発生回路
と、該補正電圧発生回路で得られた補正電圧を上記電流
コントローラが出力する信号に加える加算器とを設け、
該加算器の出力をパルス幅変調制御した信号にもとづい
て、短絡防止時間作成回路に、直流電圧電源に直列に入
れた各トランジスタをオン制御する短絡防止時間出力信
号を供給させるように構成したので、パルス幅変調動作
に起因する高調波成分の混入を防止できるとともに、電
流の零付近における補正電圧のばたつきや補正性能の劣
化を回避でき、直列の各トランジスタによる直流電源の
短絡を確実かつ高精度に防止できるものが得られる効果
がある。
【図１】この発明の一実施例による電圧形インバータの
短絡防止時間補正装置を示すブロック図である。
短絡防止時間補正装置を示すブロック図である。
【図２】従来の電圧形インバータの短絡防止時間補正装
置を示すブロック図である。
置を示すブロック図である。
【図３】図１および図２におけるブロック各部の信号を
示すタイミングチャート図である。
示すタイミングチャート図である。
６ 電流検出器
７ 三相誘導電動機（モータ）
９ 電流コントローラ
１２ パルス幅変調回路
１３ 短絡防止時間作成回路
１４ 加算器
１６ 補正電圧発生回路
２０ 直流電圧電源
Claims (1)
- 【請求項１】 モータへの供給電流を検出する電流検
出器と、該電流検出器による検出電流値と予め設定した
電流指令値との誤差を一致させる信号を出力する電流コ
ントローラと、上記電流指令値にもとづきこれの符号に
より短絡防止時間の補正電圧を作成する短絡防止時間の
補正電圧発生回路と、該補正電圧発生回路で得られた補
正電圧を上記電流コントローラが出力する信号に加える
加算器と、該加算器の出力をパルス幅変調制御するパル
ス幅変調回路と、該パルス幅変調回路の出力にもとづい
て、直流電圧電源に直列に入れた各トランジスタをオン
制御する短絡防止時間出力信号を供給する短絡防止時間
作成回路とを備えた電圧形インバータの短絡防止時間補
正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174732A JP2742154B2 (ja) | 1991-06-20 | 1991-06-20 | 電圧形インバータの短絡防止時間補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174732A JP2742154B2 (ja) | 1991-06-20 | 1991-06-20 | 電圧形インバータの短絡防止時間補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04372583A true JPH04372583A (ja) | 1992-12-25 |
| JP2742154B2 JP2742154B2 (ja) | 1998-04-22 |
Family
ID=15983696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174732A Expired - Fee Related JP2742154B2 (ja) | 1991-06-20 | 1991-06-20 | 電圧形インバータの短絡防止時間補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2742154B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241368A (ja) * | 1989-03-13 | 1990-09-26 | Fuji Electric Co Ltd | コイル用電源の制御装置 |
| JPH04265668A (ja) * | 1991-02-18 | 1992-09-21 | Fuji Electric Co Ltd | 電圧形ｐｗｍインバータの電流制御装置 |
-
1991
- 1991-06-20 JP JP3174732A patent/JP2742154B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241368A (ja) * | 1989-03-13 | 1990-09-26 | Fuji Electric Co Ltd | コイル用電源の制御装置 |
| JPH04265668A (ja) * | 1991-02-18 | 1992-09-21 | Fuji Electric Co Ltd | 電圧形ｐｗｍインバータの電流制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2742154B2 (ja) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| US6107776A (en) | Inverter control device | |
| KR100233956B1 (ko) | 전압형 인버터 장치 및 그 제어방법 | |
| US20070194746A1 (en) | Electric power conversion apparatus | |
| JPH1127951A (ja) | Ｐｗｍインバータ制御装置 | |
| KR100313970B1 (ko) | 영구자석형동기전동기의제어장치 | |
| JP3353559B2 (ja) | デッドタイム補償装置、デッドタイム補償方法、モータ駆動装置及びモータ駆動方法 | |
| JPH04372583A (ja) | 電圧形インバータの短絡防止時間補正装置 | |
| JP3248301B2 (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JPH07108097B2 (ja) | パルス幅変調インバ−タの制御装置 | |
| JP3133537B2 (ja) | 交流電動機のｐｗｍ制御装置 | |
| JP3353558B2 (ja) | デッドタイム補償装置、デッドタイム補償方法、モータ駆動装置及びモータ駆動方法 | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JPH06351264A (ja) | 交流電動機電流制御方式 | |
| JP3261998B2 (ja) | インバータ制御装置 | |
| JPH03164071A (ja) | パルス幅変調形インバータの制御方法 | |
| JPH03265495A (ja) | 電力変換装置の制御装置 | |
| JPH09163754A (ja) | 直列多重型インバータの制御装置 | |
| JPH04261369A (ja) | パルス幅変調インバータの制御装置 | |
| JP3567700B2 (ja) | 電力変換装置における波形改善制御方法 | |
| JPH0947028A (ja) | デッドタイム補償装置、デッドタイム補償方法、モータ駆動装置及びモータ駆動方法 | |
| KR19990061524A (ko) | Ac모터 구동장치에 있어서 인버터의 데드타임 보상장치 | |
| JPH0217892A (ja) | オフセット電流キャンセル方法 | |
| JPH03103077A (ja) | 交流電圧制御装置 | |
| JPS6240090A (ja) | インバ−タのハンチング防止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |