JPH0437602B2 - - Google Patents
Info
- Publication number
- JPH0437602B2 JPH0437602B2 JP19649683A JP19649683A JPH0437602B2 JP H0437602 B2 JPH0437602 B2 JP H0437602B2 JP 19649683 A JP19649683 A JP 19649683A JP 19649683 A JP19649683 A JP 19649683A JP H0437602 B2 JPH0437602 B2 JP H0437602B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- amplifier circuit
- level
- alc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 24
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、ALC（自動レベル制御）回路に関す
るもので、特に特性的に優れ、IC（集積回路）化
に適したALC回路に関する。
るもので、特に特性的に優れ、IC（集積回路）化
に適したALC回路に関する。
(ロ) 従来技術
テープレコーダの録音回路の如く、振幅の変化
する信号を一定レベルの信号に変換する場合は、
通常ALC回路を使用するが、ALC回路としては、
例えば第１図に示す如きものがある。第１図にお
いて、入力端子１に印加された入力信号は、抵抗
２及びコンデンサ３を介して増幅回路４の入力端
子に印加され、前記増幅回路４で増幅された後、
出力コンデンサ５を介して出力端子６に導出され
る。その時、前記出力端子６に導出された信号の
一部は分岐され、ダイオード７で整流され、コン
デンサ８で平滑された後第１トランジスタ９のベ
ースに印加される。そして、前記第１トランジス
タ９のエミツタ電流は、ベースに印加された信号
に応じて変化し、それが第２トランジスタ１０の
ベースに供給されるので、前記第２トランジスタ
１０のコレクタ電流も、前記第１トランジスタ９
のベースに印加される信号に応じて変化すること
になる。
する信号を一定レベルの信号に変換する場合は、
通常ALC回路を使用するが、ALC回路としては、
例えば第１図に示す如きものがある。第１図にお
いて、入力端子１に印加された入力信号は、抵抗
２及びコンデンサ３を介して増幅回路４の入力端
子に印加され、前記増幅回路４で増幅された後、
出力コンデンサ５を介して出力端子６に導出され
る。その時、前記出力端子６に導出された信号の
一部は分岐され、ダイオード７で整流され、コン
デンサ８で平滑された後第１トランジスタ９のベ
ースに印加される。そして、前記第１トランジス
タ９のエミツタ電流は、ベースに印加された信号
に応じて変化し、それが第２トランジスタ１０の
ベースに供給されるので、前記第２トランジスタ
１０のコレクタ電流も、前記第１トランジスタ９
のベースに印加される信号に応じて変化すること
になる。
いま、入力信号を零から徐々に増大させたとす
ると、第３図に示す如く、所定の値（V1）にな
る迄、第１及び第２トランジスタ９及び１０がオ
ンせず、前記入力信号は増幅回路４の増幅率Ｋに
応じて増幅され、出力端子６にはＫ倍に増幅され
た出力信号が発生する。しかして、入力信号レベ
ルが前記V1に達すると、第１及び第２トランジ
スタ９及び１０がオンし、入力信号は第２トラン
ジスタ１０のコレクタ・エミツタ路により側路さ
れる。そして、前記第２トランジスタ１０による
側路量は、入力信号レベルの増大に応じて増大す
るので、第３図に示す如く、出力信号レベルは、
入力信号レベルがV1以上の範囲で略一定に保た
れる。
ると、第３図に示す如く、所定の値（V1）にな
る迄、第１及び第２トランジスタ９及び１０がオ
ンせず、前記入力信号は増幅回路４の増幅率Ｋに
応じて増幅され、出力端子６にはＫ倍に増幅され
た出力信号が発生する。しかして、入力信号レベ
ルが前記V1に達すると、第１及び第２トランジ
スタ９及び１０がオンし、入力信号は第２トラン
ジスタ１０のコレクタ・エミツタ路により側路さ
れる。そして、前記第２トランジスタ１０による
側路量は、入力信号レベルの増大に応じて増大す
るので、第３図に示す如く、出力信号レベルは、
入力信号レベルがV1以上の範囲で略一定に保た
れる。
ところで、第１図のALC回路の場合、出力信
号レベルは、増幅回路４の増幅率と第２トランジ
スタ１０の動作開始電圧により決定される。その
為、出力信号レベルを変化させたい場合は、通常
前記増幅回路４の増幅率を変化させている。とこ
ろが、前記増幅回路４の増幅率は、SN比（信号
対雑音比）、THD（全高調波歪）、周波数特性等に
関係しており、前記増幅率を変更すると、前記各
特性が変化してしまうので好ましくない。また、
ダイオード７をIC内に形成すると、前記ダイオ
ード７のアノードにICの外付ピンを設けなけれ
ばならず、外付ピン数が増加するという問題が生
ずるので、各コンデンサとともに整流ダイオード
７を外付けしなければならず、第１図のALC回
路は、IC化に不向きな回路であつた。
号レベルは、増幅回路４の増幅率と第２トランジ
スタ１０の動作開始電圧により決定される。その
為、出力信号レベルを変化させたい場合は、通常
前記増幅回路４の増幅率を変化させている。とこ
ろが、前記増幅回路４の増幅率は、SN比（信号
対雑音比）、THD（全高調波歪）、周波数特性等に
関係しており、前記増幅率を変更すると、前記各
特性が変化してしまうので好ましくない。また、
ダイオード７をIC内に形成すると、前記ダイオ
ード７のアノードにICの外付ピンを設けなけれ
ばならず、外付ピン数が増加するという問題が生
ずるので、各コンデンサとともに整流ダイオード
７を外付けしなければならず、第１図のALC回
路は、IC化に不向きな回路であつた。
(ハ) 発明の目的
本発明は、上述の点に鑑み成されたもので、諸
特性に影響する増幅回路の増幅率を変えること無
く、出力信号レベルを可変出来、しかもIC化に
適したALC回路を提供せんとするものである。
特性に影響する増幅回路の増幅率を変えること無
く、出力信号レベルを可変出来、しかもIC化に
適したALC回路を提供せんとするものである。
(ニ) 発明の構成
本発明に係るALC回路は、入力信号を増幅す
る第１増幅回路と、該第１増幅回路の出力信号を
増幅する第２増幅回路と、前記第１増幅回路の出
力信号と前記第２増幅回路の出力信号とを比較
し、その差に応じた出力信号を発生する比較回路
と、該比較回路の出力信号に応じて、前記入力信
号のレベルを調整する調整回路とによつて構成さ
れる。
る第１増幅回路と、該第１増幅回路の出力信号を
増幅する第２増幅回路と、前記第１増幅回路の出
力信号と前記第２増幅回路の出力信号とを比較
し、その差に応じた出力信号を発生する比較回路
と、該比較回路の出力信号に応じて、前記入力信
号のレベルを調整する調整回路とによつて構成さ
れる。
(ホ) 実施例
第２図は、本発明の一実施例を示す回路図で、
１１は増幅されるべき入力信号が印加される入力
端子、１２は該入力端子１１に印加された入力信
号を増幅する第１増幅回路、１３は該第１増幅回
路１２の出力信号が導出される出力端子、１４は
正入力端子に前記第１増幅回路１２の出力信号
が、負入力端子に負帰還信号が印加される第２増
幅回路、１５は前記第１増幅回路１２の出力信号
レベルと前記第２増幅回路１４の出力信号レベル
とを比較し、その差に応じた出力信号を発生する
比較回路、１６は該比較回路１５の出力信号に応
じて充電電流を発生する充電トランジスタ、１７
は該充電トランジスタ１６により充電されるコン
デンサ、１８は該コンデンサ１７の端子電圧に応
じて動作する第１トランジスタ、１９は該第１ト
ランジスタ１８の動作に応じて動作する第２トラ
ンジスタである。
１１は増幅されるべき入力信号が印加される入力
端子、１２は該入力端子１１に印加された入力信
号を増幅する第１増幅回路、１３は該第１増幅回
路１２の出力信号が導出される出力端子、１４は
正入力端子に前記第１増幅回路１２の出力信号
が、負入力端子に負帰還信号が印加される第２増
幅回路、１５は前記第１増幅回路１２の出力信号
レベルと前記第２増幅回路１４の出力信号レベル
とを比較し、その差に応じた出力信号を発生する
比較回路、１６は該比較回路１５の出力信号に応
じて充電電流を発生する充電トランジスタ、１７
は該充電トランジスタ１６により充電されるコン
デンサ、１８は該コンデンサ１７の端子電圧に応
じて動作する第１トランジスタ、１９は該第１ト
ランジスタ１８の動作に応じて動作する第２トラ
ンジスタである。
第１増幅回路１２は、第１図の増幅回路４と同
一のもので、所定の増幅率K1で入力信号を増幅
する為に配置されている。その為、入力信号を
Viとすれば、出力信号V01は、 V01＝K1Vi ……(1) となる。しかして、前記出力信号V01は、第２増
幅回路１４の正入力端子に印加され、再び増幅さ
れる。前記第２増幅回路１４の増幅率は、負帰還
抵抗２０及び２１の比によつて決まり、それを
K2とすれば、前記第２増幅回路１４の出力信号
V02は、 V02＝K2V01＝K1K2Vi ……(2) となる。一方、前記第１増幅回路１２の出力信号
V01は、比較回路１５の負入力端子にも印加され
る。前記比較回路１５の正入力端子には、前記第
２増幅回路１４の出力信号V02が印加されるか
ら、前記比較回路１５の出力端子には、前記V01
とV02との差に応じた出力信号が発生する。
一のもので、所定の増幅率K1で入力信号を増幅
する為に配置されている。その為、入力信号を
Viとすれば、出力信号V01は、 V01＝K1Vi ……(1) となる。しかして、前記出力信号V01は、第２増
幅回路１４の正入力端子に印加され、再び増幅さ
れる。前記第２増幅回路１４の増幅率は、負帰還
抵抗２０及び２１の比によつて決まり、それを
K2とすれば、前記第２増幅回路１４の出力信号
V02は、 V02＝K2V01＝K1K2Vi ……(2) となる。一方、前記第１増幅回路１２の出力信号
V01は、比較回路１５の負入力端子にも印加され
る。前記比較回路１５の正入力端子には、前記第
２増幅回路１４の出力信号V02が印加されるか
ら、前記比較回路１５の出力端子には、前記V01
とV02との差に応じた出力信号が発生する。
いま、第２増幅回路１４の増幅率K2を１以上
とすれば、第１増幅回路１２の出力信号の正の半
サイクルにおいて、比較回路１５の出力端子に、
基準レベルに対して正で、前記比較回路１５の両
入力信号のレベル差に応じた信号が発生する。ま
た、前記第１増幅回路１２の出力信号の負の半サ
イクルにおいて、比較回路１５の出力端子に、基
準レベルに対して負で、前記比較回路１５の両入
力信号のレベル差に応じた信号が発生する。従つ
て、前記比較回路１５の増幅率をK3とすれば、
前記比較回路１５の出力信号V03は、 V03＝K3（V02−V01）＝K1K3Vi（K2−１）……(3) となる。尚、前記比較回路１５の出力端子の電圧
は、前記第(3)式から得られる交流出力信号に、直
流電圧が重畳された形態となつており、前記直流
電圧は充電トランジスタ１６を適正にバイアスす
る値に設定される。
とすれば、第１増幅回路１２の出力信号の正の半
サイクルにおいて、比較回路１５の出力端子に、
基準レベルに対して正で、前記比較回路１５の両
入力信号のレベル差に応じた信号が発生する。ま
た、前記第１増幅回路１２の出力信号の負の半サ
イクルにおいて、比較回路１５の出力端子に、基
準レベルに対して負で、前記比較回路１５の両入
力信号のレベル差に応じた信号が発生する。従つ
て、前記比較回路１５の増幅率をK3とすれば、
前記比較回路１５の出力信号V03は、 V03＝K3（V02−V01）＝K1K3Vi（K2−１）……(3) となる。尚、前記比較回路１５の出力端子の電圧
は、前記第(3)式から得られる交流出力信号に、直
流電圧が重畳された形態となつており、前記直流
電圧は充電トランジスタ１６を適正にバイアスす
る値に設定される。
充電トランジスタ１６は、PNP型の構成であ
る為、比較回路１５の出力信号V03が基準レベル
に対して負となる半サイクルにおいてオンとな
り、そのコレクタ電流は前記比較回路１５の出力
信号レベルに応じたものとなる。そして、前記充
電トランジスタ１６は、そのコレクタ電流により
コンデンサ１７を充電する為に配置されている。
前記コンデンサ１７は、前記充電トランジスタ１
６による充電に応じて、その端子電圧が徐々に上
昇する。そして、前記コンデンサ１７の端子電圧
が所定レベルに達すると、第１トランジスタ１８
がオンとなり、それに応じて第２トランジスタ１
９もオンとなる。前記第２トランジスタ１９は、
オンとなることにより、そのコレクタ・エミツタ
路で入力信号を側路する。そして、前記第２トラ
ンジスタ１９による入力信号の側路量は、コンデ
ンサ１７の端子電圧、すなわち比較回路１５の両
入力信号の差に応じたものとなるから、入力信号
が増大するにつれて側路量を大とすることが出
来、一定レベル以上の入力信号に対して、出力端
子１３に得られる出力信号レベルを一定とするこ
とが出来る。
る為、比較回路１５の出力信号V03が基準レベル
に対して負となる半サイクルにおいてオンとな
り、そのコレクタ電流は前記比較回路１５の出力
信号レベルに応じたものとなる。そして、前記充
電トランジスタ１６は、そのコレクタ電流により
コンデンサ１７を充電する為に配置されている。
前記コンデンサ１７は、前記充電トランジスタ１
６による充電に応じて、その端子電圧が徐々に上
昇する。そして、前記コンデンサ１７の端子電圧
が所定レベルに達すると、第１トランジスタ１８
がオンとなり、それに応じて第２トランジスタ１
９もオンとなる。前記第２トランジスタ１９は、
オンとなることにより、そのコレクタ・エミツタ
路で入力信号を側路する。そして、前記第２トラ
ンジスタ１９による入力信号の側路量は、コンデ
ンサ１７の端子電圧、すなわち比較回路１５の両
入力信号の差に応じたものとなるから、入力信号
が増大するにつれて側路量を大とすることが出
来、一定レベル以上の入力信号に対して、出力端
子１３に得られる出力信号レベルを一定とするこ
とが出来る。
第４図は、第２図のALC回路を用いた場合の
入力信号と出力信号との関係を示す特性図で、実
線イは、入力信号レベルがV1になつたとき、
ALC回路が作動して出力信号レベルを一定に保
つことを示している。ところで、第２図のALC
回路を用いてALC回路の作動開始レベル（ALC
レベル）を可変する為には、第２増幅回路１４の
増幅率K2を変えればよい。すなわち、第(3)式で
示される如く、前記増幅率K2を変えると、比較
回路１５の出力信号レベルが変化し、それに応じ
て充電トランジスタ１６のコレクタ電流が変化す
るので、第２トランジスタ１９の動作開始を制御
することが出来る。そして、第２増幅回路１４の
増幅率K2は、負帰還抵抗２０及び２１の抵抗値
の比を変化させるだけで変えることが出来る。例
えば、負帰還抵抗２０の値を大、負帰還抵抗２１
の値を小として負帰還量を減少させれば、第２増
幅回路１４の増幅率K2が大となり、所定の入力
信号レベルに対して、比較回路１５の出力信号レ
ベルを大とすることが出来、それによつて第２ト
ランジスタ１９の動作開始を早めることが出来
る。その場合、入力信号と出力信号との関係は第
４図一点鎖線ロの如くなり、入力信号レベルが
V1よりも低いV2でALC回路が作動し、出力信号
レベルが一定になる。同様に、第２増幅回路１４
の負帰還量を増し、増幅率K2を低下させれば、
ALC回路の動作開始は遅くなり、第４図二点鎖
線ハに示す如く、出力信号レベルがV3になつた
ときALC回路が作動し、出力信号レベルが一定
になる。
入力信号と出力信号との関係を示す特性図で、実
線イは、入力信号レベルがV1になつたとき、
ALC回路が作動して出力信号レベルを一定に保
つことを示している。ところで、第２図のALC
回路を用いてALC回路の作動開始レベル（ALC
レベル）を可変する為には、第２増幅回路１４の
増幅率K2を変えればよい。すなわち、第(3)式で
示される如く、前記増幅率K2を変えると、比較
回路１５の出力信号レベルが変化し、それに応じ
て充電トランジスタ１６のコレクタ電流が変化す
るので、第２トランジスタ１９の動作開始を制御
することが出来る。そして、第２増幅回路１４の
増幅率K2は、負帰還抵抗２０及び２１の抵抗値
の比を変化させるだけで変えることが出来る。例
えば、負帰還抵抗２０の値を大、負帰還抵抗２１
の値を小として負帰還量を減少させれば、第２増
幅回路１４の増幅率K2が大となり、所定の入力
信号レベルに対して、比較回路１５の出力信号レ
ベルを大とすることが出来、それによつて第２ト
ランジスタ１９の動作開始を早めることが出来
る。その場合、入力信号と出力信号との関係は第
４図一点鎖線ロの如くなり、入力信号レベルが
V1よりも低いV2でALC回路が作動し、出力信号
レベルが一定になる。同様に、第２増幅回路１４
の負帰還量を増し、増幅率K2を低下させれば、
ALC回路の動作開始は遅くなり、第４図二点鎖
線ハに示す如く、出力信号レベルがV3になつた
ときALC回路が作動し、出力信号レベルが一定
になる。
第２増幅回路１４は、出力端子１３に得られる
信号を直接に増幅する為のものではないから、前
記第２増幅回路１４の増幅率を可変したとして
も、基本特性、例えばSN比、THD、周波数特性
等を悪化させることは無く、ALCレベルのみを
可変出来る。また、第１及び第２増幅回路１２及
び１４、比較回路１５、充電トランジスタ１６等
をIC化出来、外付けの整流ダイオードを必要と
しないので、本発明に係るALC回路は、IC化が
仕易いものである。
信号を直接に増幅する為のものではないから、前
記第２増幅回路１４の増幅率を可変したとして
も、基本特性、例えばSN比、THD、周波数特性
等を悪化させることは無く、ALCレベルのみを
可変出来る。また、第１及び第２増幅回路１２及
び１４、比較回路１５、充電トランジスタ１６等
をIC化出来、外付けの整流ダイオードを必要と
しないので、本発明に係るALC回路は、IC化が
仕易いものである。
(ヘ) 発明の効果
以上述べた如く、本発明に依れば、基本特性に
影響を与えること無くALCレベルを変更するこ
とが出来るという利点が得られる。また本発明に
依れば、IC化の容易なALC回路を提供出来る。
影響を与えること無くALCレベルを変更するこ
とが出来るという利点が得られる。また本発明に
依れば、IC化の容易なALC回路を提供出来る。
第１図は、従来のALC回路を示す回路図、第
２図は本発明の一実施例を示す回路図、第３図は
第１図の説明に供する為の特性図、及び第４図は
本発明の説明に供する為の特性図である。 主な図番の説明、１２……第１増幅回路、１４
……第２増幅回路、１５……比較回路、１６……
充電トランジスタ、１７……コンデンサ、１９…
…第２トランジスタ。
２図は本発明の一実施例を示す回路図、第３図は
第１図の説明に供する為の特性図、及び第４図は
本発明の説明に供する為の特性図である。 主な図番の説明、１２……第１増幅回路、１４
……第２増幅回路、１５……比較回路、１６……
充電トランジスタ、１７……コンデンサ、１９…
…第２トランジスタ。
Claims (1)
- １ 入力信号を増幅して出力端子に増幅された信
号を発生させる第１増幅回路と、該第１増幅回路
の出力信号を増幅する第２増幅回路と、前記第１
増幅回路の出力信号と前記第２増幅回路の出力信
号とを比較して、その差に応じた出力信号を発生
する比較回路と、該比較回路の出力信号に応じ
て、前記入力信号のレベルを調整する調整回路と
から成り、前記第２増幅回路の増幅率に応じて
ALCレベルを設定するとともに、前記第１増幅
回路の出力端子にALCが施こされた出力信号を
得る様にしたことを特徴とするALC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19649683A JPS6087510A (ja) | 1983-10-19 | 1983-10-19 | Ａｌｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19649683A JPS6087510A (ja) | 1983-10-19 | 1983-10-19 | Ａｌｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6087510A JPS6087510A (ja) | 1985-05-17 |
| JPH0437602B2 true JPH0437602B2 (ja) | 1992-06-19 |
Family
ID=16358733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19649683A Granted JPS6087510A (ja) | 1983-10-19 | 1983-10-19 | Ａｌｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087510A (ja) |
-
1983
- 1983-10-19 JP JP19649683A patent/JPS6087510A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6087510A (ja) | 1985-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4183082A (en) | Regulated power supply | |
| US4415863A (en) | Pulse width modulation amplifier | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| US4255716A (en) | Automatic gain control circuit | |
| JPH0115169B2 (ja) | ||
| JPH0437602B2 (ja) | ||
| US4393346A (en) | Voltage controlled resistor | |
| US3144611A (en) | Reflex amplifier circuit with reduction of minimum yolume contrl play-through effect | |
| US4318050A (en) | AM Detecting circuit | |
| JPH026662Y2 (ja) | ||
| JPH0321065Y2 (ja) | ||
| JPH0326565B2 (ja) | ||
| US4485350A (en) | Variable electronic impedance circuit | |
| JPS6013327B2 (ja) | 直流制御型出力レベル調整回路 | |
| JPH0648980Y2 (ja) | Ａｌｃ回路 | |
| JPH0631776Y2 (ja) | Ａｌｃ回路 | |
| JPS626361B2 (ja) | ||
| JPH057886B2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JPH0548358A (ja) | 自動利得制御回路 | |
| JPS5929372Y2 (ja) | 自動バイアス調整回路 | |
| JPH02214206A (ja) | 増幅器回路 | |
| JPH0139001Y2 (ja) | ||
| SU1272317A1 (ru) | Стабилизатор посто нного напр жени | |
| JPS6115619Y2 (ja) |