JPH0438576A - 画像データ転送方式 - Google Patents

画像データ転送方式

Info

Publication number
JPH0438576A
JPH0438576A JP14546590A JP14546590A JPH0438576A JP H0438576 A JPH0438576 A JP H0438576A JP 14546590 A JP14546590 A JP 14546590A JP 14546590 A JP14546590 A JP 14546590A JP H0438576 A JPH0438576 A JP H0438576A
Authority
JP
Japan
Prior art keywords
image
memory
data
video memory
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14546590A
Other languages
English (en)
Inventor
Yasuhisa Mobara
泰久 茂原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14546590A priority Critical patent/JPH0438576A/ja
Publication of JPH0438576A publication Critical patent/JPH0438576A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/09Mapping addresses
    • H04L61/25Mapping addresses of the same type
    • H04L61/2503Translation of Internet protocol [IP] addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は1画像表示装置の同期信号を利用してイメージ
メモリからビデオメモリへ画像データを転送する際の画
像データ転送方式に関するものである。
[従来の技術] 従来、画像入力装置より入力した画像データを記憶する
ためのイメージメモリと、画像表示装置で表示する画像
データを記憶するためのビデオメモリとから構成される
システムにおいて、画像入力装置より入力した画像デー
タを画像表示装置で表示する際に、イメージメモリから
ビデオメモリへのデータ転送は、システムバスを使用し
て行われている。そして、このビデオメモリ上に展開さ
れたイメージメモリからの入力画像データは、第5図及
び第6図に示すようなタイミングに同期して表示装置へ
転送され、表示されている。
即ち、第5図に示す6が画像表示装置(例えばCRT)
の表示画面とすると、画像表示装置の同期信号には、垂
直同期信号(VSYNC)と水平同期信号(HSYNり
とがあり、この水平同期信号の1サイクルによって画像
表示装置の1ラインの表示が行われる。そして、垂直同
期信号の1サイクルによって画面1ブレン(PLANE
Iの表示期間が規定されている。
ここで、第6図を参照して上述の各タイミングを説明す
ると、垂直同期信号のブランキング期間の間が画面1ブ
レンの表示期間であり、その期間中に、水平同期信号サ
イクル(ブランキング期間及びライン表示期間)がその
画像表示装置の垂直解像度に相当する数だけ表われる。
そして、各々の水平同期信号の1サイクル毎に、その画
像表示装置の水平解像度に相当する画像データをビデオ
メモリがリードアクセスすることにより、表示が行われ
ている。
[発明が解決しようとしている課題J しかしながら、上記従来例では、入力した画イ象データ
を画像表示装置で表示する際に、システムバスを使用し
てイメージメモリからビデオメモリへ画像データを転送
しているため、転送中はシステムバスが専有され、シス
テムバスの使用効率が低下するという欠点があった。
また、画像表示装置で表示する際に、垂直同期信号のブ
ランキング期間を検出していないため、ビデオメモリの
画像出力データポートから画像データを転送することが
できても、何も動作していない無駄な時間があり、シス
テムを有効に利用していないという欠点もあった。
本発明は、上記課題を解決するために成されたもので、
画像データをイメージメモリからビデオメモリへ転送す
る際に、シリアルデータバスを介してデータ転送を行う
ことにより、システムの利便性を向上させることができ
る画像データ転送方式を提供することを目的とする。
[課題を解決するための手段] 上記目的を達成するために、本発明の画像データ転送方
式は以下の構成から成る。即ち、画像入力装置からの画
像データを記憶するイメージメモリと、画像データを画
像表示装置に表示するためのビデオメモリとを有するシ
ステムの画像データ転送方式において、前記イメージメ
モリからビデオメモリへの画像データ転送に際し、シリ
アルデータバスを介してデータ転送を行う転送手段と、
該転送手段を制御する制御手段とを備える。
また、好ましくは、前記イメージメモリからビデオメモ
リへの画像データ転送に際し、前記画像表示装置からの
同期信号に基づいて画像データを転送することを一態様
とする。
[作用] 以上の構成において、イメージメモリからビデオメモリ
への画像データ転送に際し、シリアルデータバスを介し
てデータ転送を行うように動作する。
また、画像表示装置からの同期信号に基づいて画像デー
タを転送する。
[実施例] 以下、添付図面を参照して本発明に、係る好適な一実施
例を詳細に説明する。
〈構成の説明 (第1図)〉 第1図は、本実施例でのメモリコントローラ1とその周
辺構成を示す概略ブロック図である。
図示するように、メモリコントローラ1は、メモリコン
トローラlの各動作モードを設定するためのモード設定
レジスタ100と、通常の画像入力装置(スキャナ)か
ら入力した画像データをイメージメモリ2に記憶させる
際に、そのメモリコントロールを行うイメージメモリコ
ントローラ110と、通常の画像表示袋!(CRT)に
画像を表示する際に、ビデオメモリ3のコントロールを
行うビデオメモリコントローラ120と、上述のイメー
ジメモリ2からビデオメモリ3ヘデータ転送する際に、
イメージメモリ2とビデオメモリ3の双方をコントロー
ルするシリアルボートデータ転送コントローラ130と
、イメージコントローラ110とシリアルボートデータ
転送コントローラ130とでどちらの制御をイメージメ
モリ2へ伝えるかを選択するセレクタ140と、ビデオ
メモリコントローラ120とシリアルボートデー夕転送
コントローラ130とでどちらの制御をビデオメモリ3
へ伝えるかを選択するセレクタ150と、そしてシリア
ルデータバッファ160とから構成されている。
また、シリアルボートデータ転送コントローラ130は
、イメージメモリ2からビデオメモリ3ヘデータ転送す
る際に、ビデオメモリ3側のアドレスをコントロールす
るビデオメモリアドレスジェネレータ131.イメージ
メモリ2からビデオメモリ3ヘデータ転送する際に、ビ
デオメモリ3側のコントロールを行うビデオメモリタイ
ミングジェネレータ132.イメージメモリ2からビデ
オメモリ3ヘデータ転送する際に、イメージメモリ2側
のアドレスをコントロールするイメージメモリアドレス
ジェネレータ133.イメージメモリ2からビデオメモ
リ3ヘデータ転送する際に、イメージメモリ2側のコン
トロールを行うイメージメモリタイミングジェネレータ
134の各ジェネレータから成る。
そして、本実施例におけるメモリコントローラlの周辺
は、画像入力装置(不図示)からの画像データを配憶す
るイメージメモリ29画像表示装置(不図示)に表示す
る画像データを記憶するビデオメモリ31画像入力装置
とイメージメモリ2をインタフェースするスキャナイン
タフェース(スキャナi/f)4.そして画像表示装置
とビデオメモリ3をインタフェースするCRTインタフ
ェース(CRTi/f)5等により構成されている。
〈動作の説明 (第2図〜第4図)〉 以上の構成から成るメモリコントローラlの動作を第2
図及び第3図に示すフローチャートと第4図に示すタイ
ミングチャートを参照して以下に説明する。
まず、通常動作時に、不図示の画像入力装置から画像デ
ータを入力する場合、スキャナi / f 4からメモ
リコントローラl内部のイメージメモリコントローラ1
10に対して同期信号(5SYNC)を入力する。その
際、メモリコントローラ1内部のセレクタ140は、イ
メージメモリコントローラ110側を選択している。ま
た、シリアルデータバッファ160は閉じており、シリ
アルイメージデータバスとシリアルビデオデータバスと
は切り離されている。
次に、イメージメモリコントローラ110は、スキャナ
i / f 4からの同期信号(5SYN(:lに従っ
て、シリアルデータ入力同期クロック(l5C)及びシ
リアルデータ入力イネーブル信号(l5EN)をセレク
タ140を介してイメージメモリ2に出力し、イメージ
メモリ2のシリアルアクセスメモリ部にデータを順次入
力していく。
一方、不図示の画像表示装置への画像データ出力は、イ
メージメモリコントローラ110とは非同期に動作して
おり、前述と同様に、その時、セレクタ150によりビ
デオメモリコントローラ120側が選択され、シリアル
データバッファ160は閉じており、シリアルイメージ
データバスは切り離されている。
そして、ビデオメモリコントローラ120は、CRT 
i / f 5から出力される同期信号(HSYNC)
とシリアル同期クロック(CRTSC)に従って、同期
信号(VSC)とシリアルボートイネーブル信号(VS
EN)をセレクタ150を介してビデオメモリ3に出力
し、画像表示装置に対して画像データを出力する。
また、イメージメモリ2からビデオメモリ3へ画像デー
タを転送する時は、シリアルボート転送コントローラ1
30が次のような動作を行う。
まず、ステップS1において、ビデオメモリアドレスジ
ェネレータ131にビデオメモリ3の転送先アドレスを
セットし1次のステップS2では同様に、イメージメモ
リアドレスジェネレータ133にイメージメモリ2の転
送元アドレスをセットする。そしてステップS3では、
イメージメモリ2からビデオメモリ3へのシリアルデー
タ転送モードである旨をモード設定レジスタ100に設
定する。
次に、ステップS4において、不図示の画像表示袋!か
ら第4図に示す垂直同期信号(VSYNCIのブランキ
ングがメモリコントローラ1に入力されると、イメージ
メモリ2からビデオメモリ3へのシリアルデータ転送を
開始する。
ステップS5bでは、セレクタ150がモード設定レジ
スタ100からの信号により、シリアルボートデータ転
送モードであることを確認し、シリアルボート転送コン
トローラ130側を選択する。同様に、ステップS5a
では、セレクタ140がモード設定レジスタからの信号
により、シリアルボート転送コントローラ130側を選
択する。
また、シリアルボートデータ転送コントローラ130も
上述の同期信号(VSYNC)とモード設定レジスタ1
00によって起動され、シリアルデータバッファ160
をイネーブルにしてシリアルイメージデータバスとシリ
アルビデオデータバスとを接続する。これにより、シリ
アルボートデータ転送コントローラ130内部のビデオ
メモリアドレスジェネレータ131、ビデオメモリタイ
ミングジェネレータ132、イメージメモリアドレスジ
ェネレータ133、イメージメモリタイミングジェネレ
ータ134がそれぞれ同時に動作を開始する。
そして、ステップS6bでは、ビデオメモリ3に対し、
そのシリアルボートがシリアルリードモード、即ち、デ
ータ出力モードに初期化されているため、ビデオメモリ
タイミングジェネレータ132からセレクタ150を介
して疑似ライト動作を指令し、そのシリアルボートをデ
ータ入力モードに設定する。同時に、ステップS6aで
はイメージメモリ2に対し、そのランダムアクセスメモ
リ部に格納しである画像データをシリアルアクセスメモ
リ側へ転送させるために、イメージメモリタイミングジ
ェネレータ134がイメージメモリアドレスジェネレー
タ133にあらかじめセットされている転送元アドレス
に対し、セレクタ140を介してシリアルリード転送動
作を行わせる。
次に、ステップS7bではイメージメモリ2に対し、イ
メージメモリタイミングジェネレータ134からセレク
タ140を介して同期信号(l5C)、イネーブル信号
(l5EN)がそれぞれ出力され、上述の同期信号(r
sc)に同期してイメージメモリ2のシリアルボートか
ら画像データが出力される。
一方、ステップ37aでは、ビデオメモリ3に対し、シ
リアルデータバッファ160を介して送られて(る画像
データを入力できるようなタイミングで、ビデオメモリ
タイミングジェネレータ132からセレクタ150を介
して同期信号(VSC)と、イネーブル信号(VSEN
)がそれぞれ出力され、ビデオメモリ3のシリアルアク
セスメモリ部にデータが入力される。そして、この動作
はイメージメモリ2とビデオメモリ3の各々のシリアル
アクセスメモリ部のデータ転送が終了するまで連続して
行われる(ステップS8a。
58b)。
その後、シリアルアクセスメモリ部のデータ転送が全て
終了すると、ビデオメモリ3に対し、シリアルアクセス
メモリ部からランダムアクセスメモリ部へデータを転送
するために、あらかじめビデオメモリアドレスジェネレ
ータ131にセットした転送先アドレスにビデオメモリ
タイミングジェネレータ132で与えられるタイミング
によってセレクタ150を介してビデオメモリ3にシリ
アルライト転送動作を行わせる。
以上によって、10ウアドレス分の画像データ転送が終
了すると、ステップ510a、5IObで次の10ウア
ドレス分の画像データ転送の準備のために、ビデオメモ
リ3、イメージメモリ2の次のアドレスをビデオメモリ
アドレスジェネレータ131、イメージメモリアドレス
ジェネレータ133にアドレス+1をセットする。そし
てステップSllでは、イメージメモリ2からビデオメ
モリ3へのデータ転送が全て終了したか判断し、全て終
了したのであればステップs12でモード設定レジスタ
100のシリアルデータ転送モードをシリアル転送コン
トローラ130から解除し、全ての動作を終了する。
以上説明したように、イメージメモリとビデオメモリの
間に、システムバスとは別のデータ転送バスを設け、そ
のデータ転送バスの間に、任意に接続、あるいは分離で
きるデータバッファと、画像表示装置の同期信号を検出
する手段を設けることで、システムバスとは無関係に転
送を行え、かつ、画像表示装置からビデオメモリにアク
セスされていないため、使用していなかったタイミング
を用いることにより、システムバスの使用効率を向上さ
せることができる。
[他の実施例] 本実施例では、イメージメモリもデュアルポートメモリ
で構成されていたが、これは、通常のランダムアクセス
メモリでも構成可能である。
その場合、ランダムアクセスメモリとシステムバスの間
にもバス切換回路を設け、またパラシリ変換回路を設け
ることにより、上述の動作とほぼ同様な効果が得られる
また、前述の実施例では、画像表示装置の同期信号(V
SYNC) 1回に対し、ロウアト121942分のデ
ータ転送を行っていたが、この同期信号が充分に長い時
間保障されていれば、1回の同期信号内に複数ライン分
のロウアドレスをアドレスジェネレータで順次コントロ
ールしてもよい。
この場合、より多(のデータ転送を実行でき、その分デ
ータ転送処理速度も向上する。
[発明の効果] 以上説明したように、本発明によれば、画像データをイ
メージメモリからビデオメモリへ転送する際に、シリア
ルデータバスを介してデータ転送を行うことにより、シ
ステムの利便性が向上するという効果がある。
【図面の簡単な説明】
第1図は本実施例でのメモリコントローラ及びその周辺
構成を示す概略ブロック図、 第2図、第3図は本実施例でのデータ転送動作を示すフ
ローチャート、 第4図は本実施例でのデータ転送タイミングを示す図、 第5図は画像表示装置の同期信号を示す図、第6図は従
来例での転送タイミングを示す図である。 図中、 1・・・メモリコントローラ、2・・・イメージメモリ
、3・・・ビデオメモリ、4・・・スキャナi / f
、5−・・CRTi/f、100・・・モード設定レジ
スタ、110・・・イメージメモリコントローラ、12
0・・・ビデオメモリコントローラ、130・・・シリ
アルボートデータ転送コントローラ、131・・・ビデ
オメモリアドレスジェネレータ、132・・・ビデオメ
モリタイミングジェネレータ、133・・・イメージメ
モリアドレスジェネレータ、134・・・イメージメモ
リタイミングジェネレータ、140,150・・・セレ
クタ、160・・・シリアルデータバッファである。

Claims (2)

    【特許請求の範囲】
  1. (1)画像入力装置からの画像データを記憶するイメー
    ジメモリと、画像データを画像表示装置に表示するため
    のビデオメモリとを有するシステムの画像データ転送方
    式において、 前記イメージメモリからビデオメモリへの画像データ転
    送に際し、シリアルデータバスを介してデータ転送を行
    う転送手段と、 該転送手段を制御する制御手段とを備えることを特徴と
    する画像データ転送方式。
  2. (2)前記イメージメモリからビデオメモリへの画像デ
    ータ転送に際し、前記画像表示装置からの同期信号に基
    づいて画像データを転送することを特徴とする請求項第
    1項に記載の画像データ転送方式。
JP14546590A 1990-06-05 1990-06-05 画像データ転送方式 Pending JPH0438576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14546590A JPH0438576A (ja) 1990-06-05 1990-06-05 画像データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14546590A JPH0438576A (ja) 1990-06-05 1990-06-05 画像データ転送方式

Publications (1)

Publication Number Publication Date
JPH0438576A true JPH0438576A (ja) 1992-02-07

Family

ID=15385871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14546590A Pending JPH0438576A (ja) 1990-06-05 1990-06-05 画像データ転送方式

Country Status (1)

Country Link
JP (1) JPH0438576A (ja)

Similar Documents

Publication Publication Date Title
JPH11103407A (ja) Ccdデータ画素補間回路およびこのccdデータ画素 補間回路を備えたデジタルスチルカメラ
JP3020528B2 (ja) 画像処理装置
JPH0438576A (ja) 画像データ転送方式
US5029289A (en) Character display system
JP4658292B2 (ja) 画像表示前処理装置および画像表示装置
JPH1153528A (ja) デジタル画像処理装置及び方法
JP2605058B2 (ja) 映像処理システム
JP3122996B2 (ja) 動画・静止画表示装置
JPS63148292A (ja) 画像メモリアクセス装置
JPH074009Y2 (ja) 超音波診断装置
JPH02259797A (ja) 画像メモリ装置
JPH03171087A (ja) 画像処理装置
JPS63285591A (ja) 画像表示装置
JPH04146483A (ja) ディスプレイ制御装置
JP2619648B2 (ja) カラー画像表示制御装置
JP2924351B2 (ja) 画像合成表示方法及び装置
KR930009803B1 (ko) 고해상도 칼라그래픽 처리장치
JPS6362465A (ja) 画像表示装置
JPH05197359A (ja) 表示用ルックアップテーブル回路
JP3265791B2 (ja) Ohp用表示装置
JPH0325226Y2 (ja)
JP2751143B2 (ja) 画像処理システム
JP3092581B2 (ja) 画像処理装置
JPH0736424A (ja) 画像表示用メモリの制御回路
JPH06118918A (ja) 表示信号出力回路