JPH0439110B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、レーザ・ビーム、電子ビーム等を用
いたラスタ出力を主走査とし、このラスタ出力を
主走査方向と垂直である副走査方向に一定速度で
送ることにより、単色で任意の図形の集まり（以
下図形群と称する）を平面（２次元）上に作画す
るための画素列データを生成する際に有用な図形
の輪郭制御用データからラスタ用画素列データを
生成する方法とその装置に関するものである。

従来プリント配線板の原画等は設計図面から輪
郭制御用のデータを作成し、そのデータを用い光
点作画機と呼ばれる装置で作画していた。これは
Ｘ−Ｙプロツタのごとくフオト・ヘツドに取り付
けたアパーチヤを作画面上で機械的にベクトル移
動させることにより作画するが、大規模高密度の
プリント配線板の原画等を作画するに要する時間
は数十時間に及ぶため、該原画等を電気一光学的
な手段を伴うラスタ出力を用いて作画し、作画時
間を短縮する要請が強くなつてきている。

この種の装置は例えば既に同一出願人より出願
された特公昭59−047342号明細書「画素列データ
生成装置」（以下引例１という）及び特公昭59−
021070号明細書「画素列データ生成装置」（以下
引例２という）に記載されており、引例１に記載
される技術を基にして引例２ではプリント配線板
の原画等に通常出現する図形を作画するための画
素列データを効率よく生成する画素列データ生成
装置を提供している。

しかしながら近年、プリント配線板の大規模
化、高密度化、加えて多品種化、少量化は、より
いつそうの作画時間の短縮を要求している。

本発明は、レーザ・ビーム、電子ビーム等のラ
スタ出力を主走査とし、このラスタ出力を主走査
方向（ライン方向）と垂直な副走査方向（ライン
送り方向）に一定速度で送ることにより、プリン
ト配線板の原画等に通常出現する図形であり出現
頻度の多い１組の相対する辺の方向が主走査方向
と等しい平行四辺形およびこの平行四辺形の特異
形状としての矩形すなわち２組の相対する辺の方
向がそれぞれ主走査方向、副走査方向に等しい矩
形を単色で作画する際の画素列データを、効率よ
く高速に生成する方法とその装置に関するもので
あり、前記２形状を記述する形状記述データを副
走査方向生起順に整列させ、１組の相対する辺の
方向が主走査方向と等しい平行四辺形の画素列デ
ータを生成する際、副走査を進める過程で主走査
が該平行四辺形をはじめて横切る副走査位置
（（以下生起位置という）と、最後に横切る副走査
位置（以下消滅位置という）と、この２位置の中
間副走査位置（以下中間生成位置という）とに分
け、生起位置においては主走査方向と等しい１組
の相対する平行な辺のうち生起の早く起こる方を
底辺とし、この画素列データの生成を行い、少な
くとも主走査１ライン分の画素数を有する画素列
データ・メモリに格納し副走査を１つ進めた位置
で図形が消滅せず中間生成位置（継続位置）であ
ることを確認したのち形状記述データを更新して
継続メモリへ格納するという生起処理を行い、中
間生成位置においては継続メモリを読み出し該平
行四辺形の片側斜辺と主走査との交点データを発
生し１つ前の副走査位置で更新した形状記述デー
タとの差異分を演算し画素列データ・メモリを修
正し前記生起処理と同様継続位置の確認および形
状記述データの更新を行うという中間生成処理を
行い、この処理を消滅位置に到達するまで繰り返
し行い、消滅位置では、該メモリの画素列データ
を消去するという消滅処理を行い、これら一連の
処理中に副走査を進めるごとに画素列データ・メ
モリを読み出し画素列データを出力し、該平行四
辺形の特異形であり２組の相対する辺の方向がそ
れぞれ主査方向と副走査方向とに等しい矩形の画
素列データを生成する際、前記中間生成処理を行
わず、生起処理と消滅処理を行うことにより画素
列データを生成する。すなわち引例２では各副走
査ごとに新たに画素列データを生成するのに対
し、本発明では一度生起処理したのち中間生成処
理により変化分のみを修正し画素列データメモリ
へのアクセス数を削減し、高速化を実現するもの
である。特に前記の矩形形状だけから成る図形群
に対しては、生起処理を行つた以降、消滅処理を
するまでは画素列データ・メモリをまつたくアク
セスせず大幅な時間短縮が実現できる。

以下、本発明について図面を参照して説明す
る。第１図は本発明の一実施例を示すブロツク図
であり、図において、１０１は入力インターフエ
イス、１１０はデータ・バス・ラインであり、入
力インターフエイス１０１はデータ・バス・ライ
ン１１０上のデータ管理を行い、外部から入力さ
れるデータを受けデータ・バス・ライン１１０に
送出する。ここで言う外部から入力されるデータ
とは前記１組の相対する辺の方向がそれぞれ主走
査方向と等しい平行四辺形形状およびこの平行四
辺形の特異形状としての矩形形状すなわち２組の
相対する辺の方向がそれぞれ主走査方向と副走査
方向とに等しい矩形形状を記述する形状記述デー
タである。１０２はデータ・バス・ライン１１０
上の形状記述データを受け平行四辺形形状記述デ
ータとの区別、あるいは前述の生起位置、消滅位
置、中間生成位置の区別を行い、画素列データ生
成を行う手順を司る制御ライン１１１に制御信号
を送出する判断部である。具体的にはこの判断部
１０２により平行四辺形と判断された場合には、
生起処理、中間生成処理、消滅処理のうちどの処
理を行うべき副走査位置であるかという区別をつ
け、また矩形形状と判断された場合には、生起処
理、消滅処理の区別をつけ、この区別を制御信号
として送出する。判断部１０２は制御ライン１１
１を介して、１０３の更新回路、１０４の生起消
滅処理部、１０５の中間生成処理部、１０６のセ
レクタ回路に接続される。これら各部の詳細な説
明、および第２図に示す中間生成処理部１０５の
内部構成を示す図の詳細な説明については、後に
画素列データ生成原理説明で記述するが、第１図
において、１０３は判断部１０２より送出される
制御信号およびデータ・バス１１０のデータを受
け、副走査を一つ進めた位置においても形状記述
データを継続して必要とする場合に形状記述デー
タの更新を行う回路、１０７はこの更新された形
状記述データを格納する継続メモリ、１０４は入
力インターフエイス１０１もしくは継続メモリ１
０７よりデータ・バス１１０に送出される形状記
述データを受け生起処理と消滅処理を行う生起・
消滅処理部、１０５は生起・消滅処理部１０４と
同様に形状記述データを受け、平行四辺形形状記
述データに対してのみ処理を行う中間生成処理
部、１０６は判断部１０２より送出される制御信
号を受け、生起・消滅処理部１０４の出力あるい
は中間生成処理部１０５の出力を選択するセレク
タ回路、１０８は少なくとも主走査１ライン分の
記憶数を有し生成された画素列データを格納する
画素列データ・メモリ、１０９はこの画素列デー
タ・メモリ１０８より画素列データを読み出し後
続の処理機構に供給する供給部、第２図におい
て、２０１は平行四辺形形状の斜辺を発生させる
ベクトル発生器、２０２はベクトル発生後消去す
る画素列データの位置を演算するための演算器、
２０３はベクトル発生器２０１の出力あるいは演
算器２０２の出力を選択するセレクタ回路、２０
４は１つの副走査上でベクトル発生器２０１が発
生する画素列データの数をカウントし保持するカ
ウント回路である。

次に、第１図と、第２図と、第３図の平行四辺
形画素列データ生成原理図と、第４図の矩形画素
列データ生成原理図と、を用いて本発明の画素列
データ生成原理を説明する。

入力インターフエイス１０１に外部から入力さ
れる形状記述データは、以下の３つのデータを含
む。第３図及び第４図に示すところの座標Ｄ（x_s
y_s）と、Ｃ（x_Ey_E）と、ｌと、である。言い換え
れば、始点Ｄ（x_sy_s）および終点Ｃ（x_Ey_E）からな
るベクトルDCと、主走査（Ｘ方向）１ラインの
画素列データ数ｌと、を含むということである。

第３図で主走査はＸ方向に、副走査はＹ方向に
送られるが、送る順序は主走査をＸ方向に１ビツ
トずつ（図中の円１つを１ビツトとする）送り、
送り終えた後、副走査をＹ方向に１ビツト送るも
のとする。

今、主走査がはじめて平行四辺形ABCDを横
切るy_sなる副走査位置（生起位置）にあるとき、
該形状記述データの始点Ｄのｘ座標x_sと長さｌよ
り底辺AD間の画素列データを生成する。この処
理は生起・消滅処理部１０４にて行われ、具体的
には、生起・消滅処理部１０４の内部にカウンタ
回路をもたせＤ点のｘ座標値x_sなる値を設定し１
ビツトずつｌ回カウントダウンさせることによ
り、もしくはＡ点のｘ座標値x_s−ｌなる値を設定
し、１ビツトずつｌ回カウントアツプすることに
より、画素列データ・メモリ１０８のアドレツシ
ングを行い第３図AD間の画素列データを生成す
る。

次に以下で説明する更新手続きを行う。副走査
を１つ進めた位置が中間生成位置であることを判
断回路１０２により確認すると、制御ラインに制
御信号が送出され、更新回路１０３がデータ・バ
ス・ラインの形状記述データに更新処理を行い更
新形状記述データとして継続メモリ１０７に格納
する。この更新処理は、ベクトル発生器２０１に
密接に関係するものであり、主走査とベクトルと
の交点データを発生する手段において処理中の副
走査位置より１つ前の副走査位置における交点デ
ータの最終ｘ座標位置を表現するデータ（以下最
終ｘ座標データという）等を必要とするため各形
状記述データごとにあるいは副走査を進めるごと
に行う処理であり、引例１に記載されるごとく、
例えば特開昭52−108739号公報「ベクトル発生
器」で公知になつている技術に基づくものであ
る。副走査位置y_sにおいて生起する個々の図形す
べての処理が終了し、次のy_s＋１なる副走査位置
に進むと、まず継続メモリ１０７に格納された更
新形状記述データを１図形ごとにデータ・バス・
ラインに読み出す。この管理は入力インターフエ
イス１０１により行う。判断回路１０２により、
平行四辺形形状記述データであること、中間生成
位置であることを判断したのち、セレクタ回路１
０６を中間生成処理部１０５へ設定する。

中間生成処理により、y_s＋１（第３図）なる副
走査位置の画素列データが生成される過程を以下
に説明する。継続メモリ１０７よりデータ・バ
ス・ライン１１０に読み出された更新形状記述デ
ータに基づき、ベクトル・ジエネレータ２０１は
第３図の座標（x_s＋１ y_s＋１）および座標（x_s
＋２ y_s＋１）に位置する画素列データを順に生
成する。x_S＋２を生成したのち、演算器２０２に
よりデータ・バス・ライン１１０の更新された形
状記述データに含まれる長さｌおよび最終ｘ座標
データx_sと、カウント回路２０４に保持されるデ
ータ数すなわちベクトル発生器２０１が前副走査
位置で発生した画素列データの数１（第３図のＤ
点を発生した）と、を用い、セレクタ回路２０３
で出力に接続される演算器２０２によりx_s−ｌを
演算し、この値を１ビツト分、すなわち座標（x_s
−ｌ y_s＋１）に位置する画素列データを消去す
る。副走査をさらに１つ進め同様に前述の更新手
続きを行い次の中間生成処理に移る。この繰り返
し中間生成処理を行うことによりy_Eなる副走査位
置に達つすると、判断回路１０２により、セレク
タ回路１０６は生起・消滅処理部１０４を選択す
る。

消滅処理の過程は画素列データ・メモリ１０８
のアドレツシングに関して前述の生起処理と同じ
であり、異なるのは消去するデータを書き込むこ
とである。すなわち更新形状記述データの終点Ｄ
のｘ座標x_Eと長さｌを用いて、生起・消滅処理部
１０４の構成要素であるカウンタ回路にＤ点のｘ
座標値x_Eなる値を設定し１ビツトずつｌ回カウン
ト・ダウンさせることにより、もしくはＢ点のｘ
座標値x_E−ｌなる値を設定し１ビツトずつｌ回カ
ウント・アツプさせることにより、画素列デー
タ・メモリ１０８のアドレツシングを行い第３図
BC間のビツト数ｌ個の画素列データをy_Eなる副
走査位置で消去する。

第４図に示す矩形形状においては前述に記した
生起および消滅処理のみを行い、平行四辺形形状
との区別は判断回路１０２により行われる。矩形
処理のみを行う画素列データ生成装置において
は、中間生成処理部１０５およびセレクタ回路１
０６が不要となる。

本発明の画素列データ生成装置において緩衝記
憶手段を設けることは、処理時間をさらに短縮で
きる等の効果がある。例えば画素列データ記憶部
として主走査２本分の記憶領域を備えておき、画
素列データの生成と次の処理機構への供給とを同
時に行うといつたことは有効な高速化の手段であ
る。

なお、図３において形状記述データとしてベク
トルDCと画素列データの長さｌを用い、ベクト
ル発生器２０１で画素列データを増加させAB側
を消去するという中間生成処理を行うが、形状記
述データとしてベクトルABと画素列データの長
さｌを用い、ベクトル発生器２０１で画素列デー
タを消去しDC側を増加させても同方法で画素列
データ生成を行うことができる。

以上、本発明の一実施例について説明したが、
これにより本発明を限定するものではない。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は第１図・中間生成処理部１０５の内部構
成を示す図、第３図は平行四辺形の画素列データ
生成原理を説明するための図、第４図は矩形の画
素列データ生成原理を説明するための図である。 図中、１０１は入力インターフエイス、１０２
は判断部、１０３は更新回路、１０４は生起・消
滅処理部、１０５は中間生成処理部、１０６およ
び２０３はセレクタ回路、１０７は継続メモリ、
１０８は画素列データ・メモリ、１０９は供給
部、２０１はベクトル発生器、２０２は演算器、
２０４はカウント回路である。

Claims (1)

1. 【特許請求の範囲】 １ レーザ・ビーム、電子ビーム等のラスタ出力
   を主走査とし、この出力を主走査方向（ライン方
   向）と垂直な副走査方向（ライン送り方向）に一
   定速度で送ることにより、１組の相対する辺の方
   向が主走査方向と等しい平行四辺形形状およびこ
   の平行四辺形の特異形状としての矩形形状すなわ
   ち２組の相対する辺の方向がそれぞれ主走査方向
   と副走査方向とに等しい矩形形状を単色で作画す
   る際の画素列データ生成方法において、前記２形
   状を記述するデータ（以下形状記述データとい
   う）を副走査方向生起順に整列させ、１組の相対
   する辺の方向が主走査方向と等しい平行四辺形の
   画素列データを生成する際、副走査を進める過程
   で主走査が該平行四辺形をはじめて横切る副走査
   位置（以下生起位置という）と、最後に横切る副
   走査位置（以下消滅位置という）と、この２位置
   の中間副走査位置（以下中間生成位置という）と
   に分け、生起位置においては主走査方向と等しい
   １組の相対する平行な辺のうち生起の早く起こる
   方を底辺とし、この画素列データの生成を行い、
   少なくとも主走査１ライン分の画素数を有する画
   素列データ・メモリに格納し副走査を１つ進めた
   位置で図形が消滅せず中間生成位置（継続位置）
   であることを確認したのち形状記述データを更新
   して継続メモリへ格納するという生起処理を行
   い、中間生成位置においては継続メモリを読み出
   し該平行四辺形の片側斜辺と主走査との交点デー
   タを発生し１つ前の副走査位置で更新した形状記
   述データとの差異分を演算し画素列データ・メモ
   リを修正し前記生起処理と同様継続位置の確認お
   よび形状記述データの更新を行うという中間生成
   処理を行い、この処理を消滅位置に到達するまで
   繰り返し行い、消滅位置では、該メモリの画素列
   データを消去するという消滅処理を行い、これら
   一連の処理中に副走査を進めるごとに画素列デー
   タ・メモリを読み出し画素列データを出力し、該
   平行四辺形の特異形であり２組の相対する辺の方
   向がそれぞれ主走査方向と副走査方向とに等しい
   矩形の画素列データを生成する際、前記中間生成
   処理を行わず、生起処理と消滅処理を行うことに
   より画素列データを生成することを特徴とする画
   素列データ生成方法。 ２ 副走査方向生起順に整列させた１組の相対す
   る辺が主走査方向と等しい平行四辺形形状および
   この平行四辺形の特異形状としての矩形形状すな
   わち２組の相対する辺がそれぞれ主走査方向と副
   走査方向に等しい矩形形状を記述する形状記述デ
   ータを入力格納しデータ・バスに出力あるいはデ
   ータ・バス上のデータを、管理する入力インター
   フエイスと、継続的な処理過程にある形状記述デ
   ータ（以下更新形状記述データという）を格納す
   る継続メモリと、少なくとも主走査１ライン分の
   記憶数を有する画素列データ・メモリと、入力イ
   ンターフエイスおよび継続メモリより形状記述デ
   ータを読み出し、該平行四辺形形状記述データの
   うち主走査方向と等しい１組の相対する平行な辺
   のうち生起の早く起こる方の画素列データを生成
   する生起処理と、生起処理を行つた底辺と相対す
   るもう一方の画素列データを生成する消滅処理と
   を行う生起処理・消滅処理部と、該平行四辺形形
   状記述データのうち生起処理を行つた後の消滅処
   理を行うまでの中間生成位置で画素列データを生
   成する中間生成処理部と、生起位置、消滅位置、
   中間生成位置の区別をつけ制御ラインに制御信号
   を送出する判断部と、この制御信号を受け前記生
   起・消滅処理部の出力もしくは中間生成処理部の
   出力を選択するセレクタ回路と該制御信号および
   データ・バスの信号を受け形状記述データを更新
   して継続メモリへ送出する更新回路と、前記画素
   データ・メモリより画素列データを読み出し後続
   の処理機構に供給する供給部と、を有することを
   特徴とする画素列データ生成位置。