JPS59144974A - 画素列デ−タ生成方法とその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、レーザ・ビーム、電子ビーム寺を用いたラス
タ出力を主走査とし、このラスタ出力を主走査方向と垂
直である副走査方向をこ一矩速度で送ることにより、単
色で任意の図形の集まり（以丁図形群と称する）を平面
（２次元）上に作画するだめの画素列データを生成する
際に有用な図形の輪郭制御用データからラスク用画素列
データを生成する方法とその装置に関するものである５
、従来プリント配線板の原画寺は設計図面から輪亭１（
制が１１用のデータを作成し、そのデータを）１１い光
点作画機と呼はれる装置で作画していた。こねはＸ−’
Ｙプロッタのごとくフォト・ヘッドζこ取り付けたアパ
ーチャを作画面上で機械的にベクトル移動させることに
より作画するが、大規模経密度のプリントｌ！！ｌｌシ
線仮θ刀や、画等を作画するをこ要する時間は故士時間
に及ぶため、該原画等を電気−光学的し、 な手段を伴うラスタ出力を月桟）て作介番ｉ枠作画時間
を短縮する要請が強（なってきている。

この種の装置は例えば既に同一出願人により出願された
特開５４−５７２６８最明Ｍ書「画素列データ生成装置
」（以下引例１という）及び特開５４−１２’６６７８
号明和１書　「画素列データ生成装置」（以Ｆ引例２と
いう）に記載されており、引例１に記載される技術を基
にして引例２ではプリント配線板の原画等に通常出現す
る図形を作画するための画素列データを効率よく生成す
る画素列データ生成装置を提供している。

しかしながら近年、プリント配線板の大規模化、高密度
化、加えて多品種化、少量化は、よりいっそうの作画時
間の短縮を要求している。

本発明は、レーザ・ビーム、電子ビーム等のラスタ出力
を主走査とし、このラスタ出力を主走査方向（ライン方
向）と垂直な副走査方向（ライン送り方向）に一定速度
で送ることにより、プリント配線板の原画等に通常出現
する図形であり出現頻度の多い１組の相対する辺の方向
が主走査方向と等しい平行四辺形およびこの平行四辺形
の特異形状としての矩形すなわち２＃１の相対する辺の
方向がそれぞれ主走査方向、副走査方向に等しい矩形を
単色で作画する際の画素列データを、効率よく同速に生
成する方法とその装置に関するものであり、前記２形状
を記述する形状記述データを副走査方向生起順に整列さ
せ、１組のａ対する辺の方向が主走査方向と等しい平行
四辺形の画素列データを生成する際、副走査を進める過
程で主走査が該平行四辺形をはじめて横切る副走査位置
（以下生起位置という）と、最後に横切る副走査位置（
以下消滅位置という）と、この２位置の中間副走査位置
（以下中間生成位置という）とに分け、生起位ｆ直（こ
おいＣは主走査方向と等しい１組の相対する平行な辺の
うち生起の早く起こる方を底辺とし、この画素列データ
の生成を行い、少なくとも主走査１ライン分の画素数を
有する画素列データ・メモリに格納し副走査を１つ進め
た位置で図形か消滅せず中間生成位置（＃８続位置）で
あることを確認したのち形状記述データを更ｌｆシて継
続メモリへ格納するという生起処理を行い、中間生成位
置においては継続メモリを読み出し該平行四辺形の片側
斜辺と主走査との交点データを発生し１つ前の副走査位
１６で更新した形状記述データとの差異分を演算し画素
列データ・メモリを修正し前記生起処理と同様継続位置
の確認および形状記述データの更！［を行うという中間
生成処理をイテい、この処理を消滅位置（こ到達するま
で繰り返し行い、消滅位置では、該メモリの画素列デー
タを消去するという消滅処理を行い、これら−１車の処
■１１中に副走査を進めるごとに画素列テーク・メモリ
を読み出し画素列データを出力し、該平イ１四ｊ７Ｊ形
の特異形であり２組の相対する辺の方向がそね７ぞれ主
査方向と副走査方向とζこ等しい矩形の画素列データを
生成する際、曲記中間生１戊鳴理を行わず、生起処理と
消滅処１」を行うことにより画、−４・；列データを生
成する。すなわち引例２では各４ｆｌｌ走査ごと（こ新
たに画素列データを生１ｊ￥するのに７１シ、本発明で
は一度生起処理したのち中間生成位置により変化分のみ
を修正し画素列データメモリへのアクセス数を削減し、
高速化を実現するものである。特に前記の矩形形状だけ
から成る図形群に対しては、生起処理を行った以降、消
滅処理をするまでは画素列データ・メモリをまったくア
クセスせず大幅な時間短縮が実現できる。

以下、本発明について図面５：参照して説明する。

第１図は本発明の一実施例を示すブロック１図であり、
図において、１０１は入力インターフェイス、１１０は
データ・バス・ラインであり、入力インクーフェイス１
０１はデータ・バス・ライン１１０上のデータ・１７理
をイ〒い、外部から入力されるチー／）を受はデータ・
バス・ライン１１０に送出する。ここで言・う外部から
入力されるデータとは前記１組の（１列する辺の方向が
そＡ″ｌぞイ１主走査方向と等しい諧１１四辺形形状４
５よひこのｉ１１行四透彫の特異形状としての一山）１
幻ト状すフＡ〜わら２組のｔｋ１列する辺の方向かそ；
１１それ−を走査方向と副走査方向とに′苛しい矩形形
状を記述する形状記述データである。、　１０２はデー
タ・バス・ライン１１０上の形状記述データを受は平？
’ｌ’　ｉ’、Ｅ囚形形伏記述データとの区別、あるい
は前述の生起立１鋒、消滅立直、中１ｕＪ生成位１次の
区別をイ″ｉい、両梁列データ生成を行う手ｊ１口を閑
る制（＋ｉｌ　７　イア　１１１４コＩｌｉ′ｌｌ　’
ｆｌＬＩＷ　’ｈ’Ｆ　ｆ　送出Ｙ　６判１３Ｊｒ　ｊ
ｉｌｓ　テ；！Ｑる。具体的シこほこの判１０「部１０
２により平１丁四辺形と判１１打された場合（こは、生
起処理、中間生成処理、消滅処理のうちどの処理を行う
べき副走−蔗位置であるかという区別をつけ、また傘形
形状と判断された場合には、生起処理、消滅処理の区別
をつけ、この区＞＋１１を制ｆ・ｌｌｉ信号として送出
する。判Ｉ！８Ｊ１部」０２は制御ライン１１１を介し
て、１０３の用新回路、１０４の生起消滅処理部、１０
５の中間生成処理部、１０６のセレクタ回路に接続さイ
する。こイ１ら各部の５）゛細な説明、および第２図に
示す中間生成処理部１０５の内部構成を示す図の詳泊（
１な説明については、後に画素列データ生成原理餅明で
記述するが、８１１図において、１０３は判断部１０２
より送出される制御信号およびデータ・バス１１０のデ
ータを受け、副走査を一つ進めた位置Ｏこおいても形状
記述データを継続して必要とする場合に形状記述データ
の更新を行う回路、１０７はこの更新された１１６伏記
Ｊホデータを格納するａ　絖メモリ、１０４（ま入力イ
ンターフェイス１０１もしくは継続メモリ１０７よりデ
ータ・バス１１０に送出される形状記述テークをジは生
起処理と消滅処理２１テう生起・消滅□□□’Ｖ’　ｒ
τｌ（，１０５は生起・消滅夙理部１０４と同様に形状
記述データを受け、平行四辺形彫状記述データζこ苅し
でＶ）み処理を行う中間生成処理部、１０６は判断ｒＡ
Ｓ　１０２より送出される制御信号を受け、生起・消滅
処理部１０４の出力あるいは中間生成処理部１０５の出
力を選択するセレクタ回路、１０８は少なくとも主走査
１ライン分の記憶数を有し生成された画素列データを格
納する画素列データ・メモリ、１０９はこの画素列デー
タ・メモリ１０８より画素列データを読み出し後続の処
理機構に供給する供給部、第２図において、２０１は平
行四辺形形状の斜辺を発生させるベクトル発生器、２０
２はベクトル発生後消去する画素列データの位置を前扉
するためのｔＡ算器、２０３はベクトル発生器２０１の
出力あるいは演算器２０２の出力を選択するセレクタ回
路、２０４は１つの副走査上でベクトル発生器２０１が
発生する画素列データの数をカウントし保持するカウン
ト回路である。

次に、第１図と、第２図と、第３図の平′ｃＴ四辺形画
素列データ生成原理図と、第４図の矩形画素（ＩＪデー
タ生成原理図と、を用いて本発明の画素列データ生成原
理を説明する。

入力インターフェイス１０１に外部から入力される形状
記述データは、以下の３つのデータを含む。

第３図及び第４図に示すところの座標Ｉ）　（ｘ　ｓ　
ｙ　−）と・Ｏ（ＸＥｙＢ　）と、（と、である。言い
換えイ］ば、始点ＩＪ　（ｘａｙ＠）および終点０　（
ＸＥＹＥ　）からなるベクトルＤＣと、主走査（Ｘ方向
）１ラインの画素列データ数１と、を含むということで
ある。

第３図で主走査はＸ方向に、副走査はＹ方向に送られる
が、送る順序は主走査をＸ方向に１ピツトスつ（図中の
円１つを１ビツトとする）送り、送り終えた後、副走査
をＹ方向ζこ１ビツト送るものとする。

今、主走査が６１しめて平イ１四辺形Ａ　Ｂ　ＯＤを横
切るｙｍなる副走査位置（生起位置用こあるとき、該形
状記述データの始点ＤＯ）ｘ座Ｃｊｆ４　Ｘ　ｓと長さ
１より底辺ＡＤ間の画素列データを生成する。この処理
は生起・消滅処理部１０４をごて行われ、具体的には、
生起・消滅処理部１０４の内部にカウンタ回路をもたせ
Ｄ点のＸ座標値Ｘｓなる値を設定し１ビツトずつ１回カ
ウントダウンさせることにより、もしくはＡ点のＸ座標
値ｘａ−メな６１１頁を設定し、１ビツトずつ１回カウ
ントアツプすることにより、画素列データ・メモリ１０
８のアトレッジメグを行い第３図ＡＩ）間の画素列デー
タを生成する。

次に以下で説明する更新手続きを行う。副走査を１つ進
めた位置が中間生成位置であることを判断回路１０２に
より確認すると、制御ラインに制御信号が送出され、更
新回路１０３がデータ・バス・ラインの形状記述データ
に更新処理を行い更新形状記述データとして継続メモリ
１０７に格納する。

この更新処理は、ベクトル発生器２０１に密接に関係す
るものであり、主走査とベクトルとの交点データを発生
する手順において処理中の副走査位置より１つ前の副走
査位置における交点データの最終Ｘ座標位置を表現する
データ（以下最終Ｘ座標データという）等を必要とする
ため各形状記述データごとにあるいは副走査を進めるご
とに行う処［４１ｊであり、引例１に記載されるごとく
、例えば特開昭５２−１０８７３９号公報「−ベクトル
発生器」で公知になっている技術に捕づくものである。

副走査位ｉ＃　ｙ　ｓにおいて生起する個々の図形すべ
ての処理が終了し、次のｙｓ＋１なる副走査位置に進む
と、まず継続メモリ１０７に格納された更新形状記述デ
ータを１図形ごとにデータ・バス・ラインに読み出す。

この管理は入力インターフェイス１０１により行う。判
断回路１０２により、平行四辺形彫状記述データである
こと、中間生成位置であることを判断したのち、セレク
タ回路１０６を中間生成処理部１０５へ設定する。

中間生成処理により、ｙｓ＋１（ｍ３図）なる副走査位
置の画素列データが生成される過程を以下に説明する。

継続メモリ１０７よりデータ・バス・ライン１１０に読
み出された更新形状記述データに基づき、ベクトル・ジ
ェネレータ２０１は第３図の座標（ｘｓ＋１　　ｙｓ＋
１）および座標（ｘｓ＋２　ｙｓ＋１）に位置する画素
列データを順に生成する。Ｘ　ｓ　＋２を生成したのち
、演算器２０２によりデータ・バス・ライン１１０の更
新された形状記述データに含まれる長さぶおよび最終Ｘ
座標データｘ１と、カウント回路２０４に保持されるデ
ータ数すなわぢベクトル発生器２０１が前副走査位置で
発生した画素列データの数１（第３図のＤ点を発生した
）と、を用い、セレクタ回路２０３で出力に接続される
演算溜２０２によりＸ１〜℃を演算し、この値を１ビツ
ト分、すなわち座４ｔ、ｌ　（ｘ　ｒ、　　ｊ！、　ｙ
　ｓ　＋　１　）に位置する画素列データを消去する。

副走査をさらに１つ進め同様に前述の県新手続きを行い
次の中間生成処理に移る。この繰り返し中間生成処理を
行うことによりＹ−なる副走査位置に達っすると、判断
回路１０２により、セレクタ回路１０６は生起・消滅処
理部１０４を選択する。

消滅処理の過程は画素列データ・メモリ１０８のアドレ
ツシングに関して前述の生起処理と同じであり、異なる
のは消去するデータを臀き込むことである。すなわち更
新形状記述データの終点りのＸ座標ＸＢと畏さ／１２を
用いて、生起・消滅処理部１０４の構成要素であるカウ
ンタ回路にＤ点のＸ座標値ＸＨなる値を設定し１ビツト
ずつ１回カウント・ダウンさせることにより、もしくは
Ｂ点のＸ座標値ＸＢ−Ｊｌなる値を設定し１ビツトずつ
１回カウント・アップさせることにより、画素列データ
・メモリ１０８のアドレッシングを行い第３図ＢＣ間の
ビット数２個の画素列データをｙＥなる副走査位置で消
去する。

第４図に示す矩形形状においては前述に記した生起およ
び消滅処理のみを行い、平行四辺形彫状との区別は判断
回路１０２により行われる。矩形η処理のみを行う画素
列データ生成装置においては、中間生成処理部１０５お
よびセレクタ回路１０６が不要となる。

本発明の画素列データ生成装置において緩衝記憶手段を
設けることは一処理時間をさらＯこ短縮できる等の効果
がある。例えば画素列データ記憶部として主走査２本分
の記憶領域を補えておき、画素列データの生成と次の処
理機構への供給とを同時に行うといりたことは有効な高
速化の手段である。

なお、図３（こおいで形状記述データとしてベクトルＤ
ｏと画素列データの長さ夕を用い、ベクトル発生器２０
１で画素列データを増加さぜＡＢ側を消去するという中
間生成処理を行うが、形状記述データとしてベクトルＡ
Ｂと画素列データの畏さ、１２を用い、ベクトル発生器
２０１で画素列データを消去しＤＣ側を増加させても同
方法で画素列データ生成を行うことができる。

以上、本発明の一実施例について説明したが、これによ
り本発明を限定するものではない。

【図面の簡単な説明】

第１図は本発明の一賽施例を示すブロック図、第２図は
第１図・中間生成処理部１０５の内部構成を下す図、第
３図は平行四辺形の画素列データ生成原理を説明するた
めの図、第４図は矩形の画素列データ生成原理５：説明
するための図である。 図中、１０１は入力インターフェイス、１０２は判断部
、１０３は更新回路、１０４は生起・消滅処理部、１０
５は中間生成処理部、１０６および２０３はセレクタ回
路、１０７は継続メモリ、１０８は画集列データ・メモ
リ、１０９は供給部、２０１はベクトル発生器、２０２
は演算器、２０４はカウント回路である。 め１　図 第７図 囁５図 第４図

Claims (2)

【特許請求の範囲】
1. （１）　　レーザ・ビーム、電子ビーム等のラスタ出力
   を主走査とし、この出力を主走査方向（ライン方向）と
   垂直な副走査方向（ライン送り方向）に一定速度で送る
   ことにより、１組の相対する辺の方向が主走査方向と等
   しい平行四辺形彫状およびこの平行四辺形の特異形状と
   しての矩形形状すなわち２組の相対する辺の方向がそれ
   ぞれ主走査方向と副走査方向とに等しい矩形形状を単色
   で作画する際の画素列データ生成方法において、前記２
   形状を記述するデータ（以下形状記述データ、という）
   を副走査方向生起１ｉｌ旧こ整列させ、１組の相対する
   辺の方向が主走査方向と等しい平行四辺形の画素列デー
   タを生成する際、副走査を進める過程で主走査が該平行
   四辺形をはじめて横切る副走査位置（以下生起位置とい
   う）と、最後に横切る副走査位置（以下消滅位置という
   ）と、この２位置の中間副走査位置（以下中間生成位１
   １Ｆという）とに分け、生起位置においては主走査方向
   と等しい１組の相対する平行な辺のうち生起の早く起こ
   る方を底辺とし、この画素列データの生成を行い、少な
   くとも主走査１ライン分の画素数を有する画素列データ
   ・メモリに格納し副走査を１つ進めた位置で図形が消滅
   せず中間生成位置（継続位置）であることを確認したの
   ち形状記述データを更新して継続メモリへ格納するとい
   う生起処理を行い、中間生成位置においては継続メモリ
   を読み出し該平行四辺形の片側斜辺と王走査との交点デ
   ータを発−生し１つ前の副走査位置で更新した形状記述
   データとの差異分を演算し画素列データ・メモリを修正
   し前記生起処理と同様継続位置の４＋’ｆＭ認および形
   状記述データの更新を行うという中間生成処理を行い、
   この処理を消滅位置に到達するまで繰り返しイ〒い、消
   滅位置では、該メモリの画素列データを消去するという
   消滅地理を行い、これら一連の処理中に副走査を進める
   ごとに画素列データ・メモリを読み出し両系列データを
   出力し、該平行四辺形の特異形であり２組の相対する辺
   の方向かそ１１ぞわ主走査方向と副走査方向とに等しい
   矩形の画素列データを生成する際、前記中間生成処理を
   行わす、生起処叩と消ｆ！２処理を行うこと（こより画
   素列データを生成することを特徴とする画素列データ生
   成方法。
2. （２）副走査方向生起１１１（こ整列させた１組の相対
   する辺が主走査方向と等しい平行四辺形形状およびこの
   平イｊ四辺形の特異形状としての矩形形状すなわち２イ
   ；１の相対する辺がそれぞれ主走査方向と副走査方向に
   等しい矩形形状を記述する形状記述データを入力格納し
   データ・バスに出力あるいはデータ・バス上のデータを
   、管理する入力インターフエイスと、継続的な処理過程
   番こある形状記述データ（以下更新形状記述データとい
   う）を格納する継続メモリと、少なくとも主走査１ライ
   ン分の理および消滅処理を行う生起・消滅処理部と、該
   平行四辺形彫状記述データに対してのみ処理を行う中間
   生成処理部き、該平行四辺Ｉｌ／／とｚ、ｉ（＝を形の
   区別【ピ および前記特許請求範囲（１）ｉこ記載υン生１爬位１
   ｅイ、消滅位置、中間生成位置の区別をつけ制側１ライ
   ンに制御信号を送出する判断部と、この制御ｊｔｌ　１
   ぎ号を受は前記生起・消滅処理部の出力もしくは中間生
   成処理部の出力を選択するセレクタ回路と該制御信号お
   よびデータ・バスの信号を受は形状記述データを更新し
   て州ｉ続メモリへ送出する更新回路と、前記画素列デー
   タ・メモリより画素列データを読み出し碌続の処理機構
   に供給する供給部と、を有することを特徴とする画素列
   データ生成装置。