JPS6076121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6076121A JPS6076121A JP58185295A JP18529583A JPS6076121A JP S6076121 A JPS6076121 A JP S6076121A JP 58185295 A JP58185295 A JP 58185295A JP 18529583 A JP18529583 A JP 18529583A JP S6076121 A JPS6076121 A JP S6076121A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- electron beam
- resist layer
- resist
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子ビーム照射による露光で所定の露光用の
位置合せマークを効果的に保護し、高い位置合せ精度の
確保を可能にする製造方法に関する。
位置合せマークを効果的に保護し、高い位置合せ精度の
確保を可能にする製造方法に関する。
従来例の構成とその問題点
半導体装置、特に、半導体集積回路の分野では、集積度
の向上を目的とした素子の微細化に対する取り組みが活
発であり、この取り組みの中では、パターンの微細化を
実現することがとりわけ重要である。電子ビーム照射に
よる露光法は、上記のパターンの微細化を実現するだめ
の極めて有用な方法であり、広く採用されるに至ってい
る。
の向上を目的とした素子の微細化に対する取り組みが活
発であり、この取り組みの中では、パターンの微細化を
実現することがとりわけ重要である。電子ビーム照射に
よる露光法は、上記のパターンの微細化を実現するだめ
の極めて有用な方法であり、広く採用されるに至ってい
る。
この電子ビーム照射による露光法では、半導体ウェーハ
表面に形成した露光位置検出用マーク（以下単にマーク
と記す）を露光の直前に電子ビームで走査し、半導体ウ
ェーハの位置を正しく検出することが一般に行なわれて
いる。そして、この位置検出が終了した後は、マーク部
を電子ビームで全面走査しく以下塗りつぶしと記す）、
この後の処理工程でマークが損傷することのないようレ
ジスト膜を残してマークを保護している。
表面に形成した露光位置検出用マーク（以下単にマーク
と記す）を露光の直前に電子ビームで走査し、半導体ウ
ェーハの位置を正しく検出することが一般に行なわれて
いる。そして、この位置検出が終了した後は、マーク部
を電子ビームで全面走査しく以下塗りつぶしと記す）、
この後の処理工程でマークが損傷することのないようレ
ジスト膜を残してマークを保護している。
ところで、レジストとしてネガ形の電子線レジストが使
用されている場合には、マークの塗りつぶしに要する時
間は比較的短いが、ポジ形の電子線レジストが使用され
ている場合には、電子線レジストがオーバ露光され、ポ
ジ形からネガ形への反転が生じるまでの間にわたり塗り
つぶしを施さねばならない。電子線レジストにポジ形か
らネガ形への反転を発生させるために必要とされる露光
量は、パターンを描画するときの露光量の１００倍以上
である。したがって、マークの塗りつぶしに要する時間
が極めて長くなる。
用されている場合には、マークの塗りつぶしに要する時
間は比較的短いが、ポジ形の電子線レジストが使用され
ている場合には、電子線レジストがオーバ露光され、ポ
ジ形からネガ形への反転が生じるまでの間にわたり塗り
つぶしを施さねばならない。電子線レジストにポジ形か
らネガ形への反転を発生させるために必要とされる露光
量は、パターンを描画するときの露光量の１００倍以上
である。したがって、マークの塗りつぶしに要する時間
が極めて長くなる。
第１図および第２図は１、上記の方法によりマークの塗
りつぶしを行ない、マーク保護のためのレジスト膜を形
成する過程を説明するだめの図であり、第１図ａは半導
体ウェーハ上に形成されたマークの平面図、第１図すは
第１図ａのＢ−Ｂ線に沿った断面図、第２図ａはマーク
保護がなされたのちの平面図そして第２図すは第２図ａ
のＢ−Ｂ線に沿った断面図を示す。第１図で示すように
、半導体ウェーハ１の所定域に形成されたマーク２は、
たとえば、半導体ウェーハの主面から突出するマーク確
定部分３とこれ以外のマーク部４とで構成されている。
りつぶしを行ない、マーク保護のためのレジスト膜を形
成する過程を説明するだめの図であり、第１図ａは半導
体ウェーハ上に形成されたマークの平面図、第１図すは
第１図ａのＢ−Ｂ線に沿った断面図、第２図ａはマーク
保護がなされたのちの平面図そして第２図すは第２図ａ
のＢ−Ｂ線に沿った断面図を示す。第１図で示すように
、半導体ウェーハ１の所定域に形成されたマーク２は、
たとえば、半導体ウェーハの主面から突出するマーク確
定部分３とこれ以外のマーク部４とで構成されている。
電子ビーム走査による位置検出は、マーク確定部分３と
他のマーク部分４とからなるマークの全域を走査するこ
とによりなされる。
他のマーク部分４とからなるマークの全域を走査するこ
とによりなされる。
なお、半導体ウェー・・１の表面全域にはレジスト層６
が形成されており、このレジスト層を保護膜としてマー
ク上に残すため、位置検出が終了し、パターンの描画に
入る以前に塗りつぶすわけであるが、このレジスト層６
がポジ形の電子線レジストであるときには、これがネガ
形に反転するまでくり返して塗りつぶしを実施する。こ
ののち、レジストの現像を行なうことにより、第２図で
示すようにマーク上に保護用レジスト層６が形成され、
以後に実施されるエツチング工程におけるマークのエツ
チングあるいは損傷が防止される。このような従来の方
法によっても、マーク保護の目的は達成されるものの、
塗りつぶしに多大の時間が費いやされることは避けられ
ない。この不都合を除くための方法として半導体ウェー
ハ上に多数のマークを設け、１度の位置検出のために１
つのマークを使用し、使用済みのマークに対する保護を
排するようにした方法もあるが、この方法では、マーク
による半導体ウェーハ上の占拠面積が大きくなり、半導
体ウェーへの利用率が低下する不都合が派生する。
が形成されており、このレジスト層を保護膜としてマー
ク上に残すため、位置検出が終了し、パターンの描画に
入る以前に塗りつぶすわけであるが、このレジスト層６
がポジ形の電子線レジストであるときには、これがネガ
形に反転するまでくり返して塗りつぶしを実施する。こ
ののち、レジストの現像を行なうことにより、第２図で
示すようにマーク上に保護用レジスト層６が形成され、
以後に実施されるエツチング工程におけるマークのエツ
チングあるいは損傷が防止される。このような従来の方
法によっても、マーク保護の目的は達成されるものの、
塗りつぶしに多大の時間が費いやされることは避けられ
ない。この不都合を除くための方法として半導体ウェー
ハ上に多数のマークを設け、１度の位置検出のために１
つのマークを使用し、使用済みのマークに対する保護を
排するようにした方法もあるが、この方法では、マーク
による半導体ウェーハ上の占拠面積が大きくなり、半導
体ウェーへの利用率が低下する不都合が派生する。
発明の目的
本発明は、レジストとしてポジ形の電子線レジストが使
用される条件の下で、マーク保護のだめの塗りつぶしに
要する時間を大幅に短縮す鼠ことかでき、しかも、高い
位置検出精度を得ることもできる半導体装置の製造方法
の提供を目的とするものである。
用される条件の下で、マーク保護のだめの塗りつぶしに
要する時間を大幅に短縮す鼠ことかでき、しかも、高い
位置検出精度を得ることもできる半導体装置の製造方法
の提供を目的とするものである。
発明の構成
本発明の半導体装置の製造方法は、半導体基板上に形成
したマーク確定部分を含む位置合せ用のマーク上を覆う
ポジ形電子線レジスト層の前記マーク確定部分上もしく
は他のマーク部分上のポジは他のマーク部分のいずれか
一方の上部にのみ層膜用レジスト層を形成するようにし
た方法である。
したマーク確定部分を含む位置合せ用のマーク上を覆う
ポジ形電子線レジスト層の前記マーク確定部分上もしく
は他のマーク部分上のポジは他のマーク部分のいずれか
一方の上部にのみ層膜用レジスト層を形成するようにし
た方法である。
この製造方法によれば、位置検出ののちのマークの塗シ
つぶし面積が小さくなるばかりでなく、マーク確定部分
またはマーク部分のいずれかの側の保護を意図的に排除
したことにより、この部分が、この後のエツチング処理
でエツチングされ、マーク確定部分が強調されることに
なる。
つぶし面積が小さくなるばかりでなく、マーク確定部分
またはマーク部分のいずれかの側の保護を意図的に排除
したことにより、この部分が、この後のエツチング処理
でエツチングされ、マーク確定部分が強調されることに
なる。
実施例の説明
以下、第３図〜第７図を参照して本発明の詳細な説明す
る。
る。
本発明の半導体装置の製造方法でも、第３図で示すよう
に、半導体ウェーハ１の所定域に位置検出用のマーク２
が形成され、さらに、このマーク上がポジ形電子線レジ
スト層５で覆われたものが使用されており、この限りで
は、第１図で示した従来法のものと同じである。この半
導体ウェーハ１上のマークの全域を電子ビームで走査し
、半導体ウェーハの位置検出を行ない、次いで、マーク
確定部分３の上に位置するポジ形電子線レジスト層部分
を選択的に塗りつぶし、この部分をネガ形に反転させる
。こののち、マーク２の全域を電子ビームで照射し、引
き続いて現像を行うと、電子ビームで適正露光されたマ
ーク部分４の上を覆うポジ形電子線レジスト層部分のみ
が選択的に除かれる。
に、半導体ウェーハ１の所定域に位置検出用のマーク２
が形成され、さらに、このマーク上がポジ形電子線レジ
スト層５で覆われたものが使用されており、この限りで
は、第１図で示した従来法のものと同じである。この半
導体ウェーハ１上のマークの全域を電子ビームで走査し
、半導体ウェーハの位置検出を行ない、次いで、マーク
確定部分３の上に位置するポジ形電子線レジスト層部分
を選択的に塗りつぶし、この部分をネガ形に反転させる
。こののち、マーク２の全域を電子ビームで照射し、引
き続いて現像を行うと、電子ビームで適正露光されたマ
ーク部分４の上を覆うポジ形電子線レジスト層部分のみ
が選択的に除かれる。
第４図は、この処理が施されたのちの状態を゛示す図で
あり、突出したマーク確定部分３の上面には保護用レジ
スト層６が存在し、マーク部分４の上のレジスト層が全
て除かれた状態が得られる。
あり、突出したマーク確定部分３の上面には保護用レジ
スト層６が存在し、マーク部分４の上のレジスト層が全
て除かれた状態が得られる。
このようにして、マーク保護を行なったのち、パターン
の描画、レジストの現像およびレジスレ（ターンをマス
クとしたエツチング処理等が半導体ウェーハに対して施
される。
の描画、レジストの現像およびレジスレ（ターンをマス
クとしたエツチング処理等が半導体ウェーハに対して施
される。
第６図は、半導体ウェーッ・に対してエツチング処理が
施されたのちの状態を示す図であり、エツチング時にマ
ーク部分４に対応する半導体ウェー八部分が露出してい
るために、この部分もエツチングされる。したがって、
図示するように、凹所４１が形成されるところとなり、
マーク確定部分３の上面とマーク部分４の面との間の段
差はエツチング処理の前よりも大きくなる。このような
段差の増大は、電子ビーム照射による位置検出の信号強
度を高め、位置検出精度の向上をもたらす。
施されたのちの状態を示す図であり、エツチング時にマ
ーク部分４に対応する半導体ウェー八部分が露出してい
るために、この部分もエツチングされる。したがって、
図示するように、凹所４１が形成されるところとなり、
マーク確定部分３の上面とマーク部分４の面との間の段
差はエツチング処理の前よりも大きくなる。このような
段差の増大は、電子ビーム照射による位置検出の信号強
度を高め、位置検出精度の向上をもたらす。
第６図および第７図に、本発明に関連して行なった確認
実験の結果を示す。第６図は、マークの段差Ｈを横軸に
、位置検出信号強度Ｓの相対値を縦軸にとり、両者の関
係を示した図、また、第７図は、ポジ形電子線レジスト
のネガ形反転面積Ａを横軸に、電子ビームの照射時間Ｔ
の相対値を縦軸にとり、両者の関係を示した図である。
実験の結果を示す。第６図は、マークの段差Ｈを横軸に
、位置検出信号強度Ｓの相対値を縦軸にとり、両者の関
係を示した図、また、第７図は、ポジ形電子線レジスト
のネガ形反転面積Ａを横軸に、電子ビームの照射時間Ｔ
の相対値を縦軸にとり、両者の関係を示した図である。
第６図から明らかなように、マークの段差Ｈの増加によ
り位置検出信号強度Ｓが増し、また、第７図から明らか
なように、ネガ形反転面積Ａと電子ビーム照射時間Ｔの
間には比例関係の成立することが確認された。
り位置検出信号強度Ｓが増し、また、第７図から明らか
なように、ネガ形反転面積Ａと電子ビーム照射時間Ｔの
間には比例関係の成立することが確認された。
以上、本発明を一例を示して説明したが、マーク確定部
分を半導体ウェーハの主面に対して窪ませる構造とする
こともできる。この場合には、マーク上のポジ形電子線
レジスト層の塗シっぷしをマーク確定部分を除く他のマ
ーク部分上に限定し、保護用レジスト層の形成部を実施
例とは逆にする。
分を半導体ウェーハの主面に対して窪ませる構造とする
こともできる。この場合には、マーク上のポジ形電子線
レジスト層の塗シっぷしをマーク確定部分を除く他のマ
ーク部分上に限定し、保護用レジスト層の形成部を実施
例とは逆にする。
このような関係で保護用レジスト層をマーク上に形成す
ると、エツチングによりマーク確定部分がエツチングさ
れ、したがって、実施例とはマークのエツチング位置が
逆になるが、段差Ｈはエツチング処理の前よりも大きく
なる。さらに、マーク確定部分を凹形あるいは凸形とす
ることにかえて、半導体基板とは異る物質、たとえば、
金（Ａｕ） などで形成し、マークを平坦なものとする
こともできる。
ると、エツチングによりマーク確定部分がエツチングさ
れ、したがって、実施例とはマークのエツチング位置が
逆になるが、段差Ｈはエツチング処理の前よりも大きく
なる。さらに、マーク確定部分を凹形あるいは凸形とす
ることにかえて、半導体基板とは異る物質、たとえば、
金（Ａｕ） などで形成し、マークを平坦なものとする
こともできる。
発明の効果
本発明の製造方法では、マーク上を覆うポジ形電子線レ
ジスト層の全域を塗りつぶす必要がなく、マーク確定部
分または他のマーク部分上の領域のみを塗りつぶせばよ
いため、露光時間を大幅に短縮することができること、
パターン描画ののちのエツチングでマーク確定部分と他
のマーク部分との間の段差が大きくなるため、位置検出
信号の強度が増し、高い位置合せ精度が得られること、
さらに、多数のマークを形成する必要がなく、半導体ウ
ェーハの利用率の低下を防止できることなどの効果が奏
される。
ジスト層の全域を塗りつぶす必要がなく、マーク確定部
分または他のマーク部分上の領域のみを塗りつぶせばよ
いため、露光時間を大幅に短縮することができること、
パターン描画ののちのエツチングでマーク確定部分と他
のマーク部分との間の段差が大きくなるため、位置検出
信号の強度が増し、高い位置合せ精度が得られること、
さらに、多数のマークを形成する必要がなく、半導体ウ
ェーハの利用率の低下を防止できることなどの効果が奏
される。
第１図および第２図は従来の方法によりマークの塗りつ
ぶしを行ない、マーク保護のためのレジスト膜を形成す
る過程を説明するだめの図で、第造方法によりマーク保
護のためのレジスト膜が形感される状態を説明するため
の図で、第３図ａ〜強度とマークの段差の関係およびネ
ガ形反転面積と電子ビーム照射時間の関係を示す図であ
る。 １・・・・・・半導体ウェーハ、２・・・・・・位置合
せ用のマーク、３・・・・・・マーク確定部分、４・・
・・・・マーク確定部分以外のマーク部分、６・・・・
・・ポジ形電子線レジスト層、６・・・・・・ネガ形化
したレジスト層、４１・・・・・・凹所。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ６図 →ＨＣｐｍン 一：Ａ７図 → Ａ （ｍｍＦ）
ぶしを行ない、マーク保護のためのレジスト膜を形成す
る過程を説明するだめの図で、第造方法によりマーク保
護のためのレジスト膜が形感される状態を説明するため
の図で、第３図ａ〜強度とマークの段差の関係およびネ
ガ形反転面積と電子ビーム照射時間の関係を示す図であ
る。 １・・・・・・半導体ウェーハ、２・・・・・・位置合
せ用のマーク、３・・・・・・マーク確定部分、４・・
・・・・マーク確定部分以外のマーク部分、６・・・・
・・ポジ形電子線レジスト層、６・・・・・・ネガ形化
したレジスト層、４１・・・・・・凹所。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ６図 →ＨＣｐｍン 一：Ａ７図 → Ａ （ｍｍＦ）
Claims (1)
- 【特許請求の範囲】 （１）半導体基板上に形成したマーク確定部分を含む位
置合せ用のマーク上を覆うポジ形電子線レジしてネガ形
に反転させたのち、ネガ形に反転するジ形電子線レジス
ト層にパターンを描画すること−を特徴とする半導体装
置の製造方法。 ？）マーク確定部分が半導体基板主面から突出腰この上
部のポジ形電子線レジスト層部分がネガ形に反転させら
れることを特徴とする特許請求の範囲第１項に記載の半
導体装置の製造方法。 （３）マーク確定部分が半導体基板に設けた凹所で形成
され、同マーク確定部分を除く他のマーク部上のポジ形
電子線レジスト層部分がネガ形に反転させられることを
特徴とする特許請求の範囲第１
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185295A JPH0644550B2 (ja) | 1983-10-03 | 1983-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185295A JPH0644550B2 (ja) | 1983-10-03 | 1983-10-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076121A true JPS6076121A (ja) | 1985-04-30 |
| JPH0644550B2 JPH0644550B2 (ja) | 1994-06-08 |
Family
ID=16168356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58185295A Expired - Lifetime JPH0644550B2 (ja) | 1983-10-03 | 1983-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644550B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982603A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 電子ビーム描画装置の合わせずれ評価方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223404A (ja) * | 1999-02-02 | 2000-08-11 | Nikon Corp | 荷電粒子線露光装置における位置合わせ用マークの検出方法 |
-
1983
- 1983-10-03 JP JP58185295A patent/JPH0644550B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982603A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 電子ビーム描画装置の合わせずれ評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644550B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04115515A (ja) | パターン形成方法 | |
| JPH0122728B2 (ja) | ||
| JPS6076121A (ja) | 半導体装置の製造方法 | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| JP2001118780A (ja) | 電子線用転写マスクブランクス、電子線用転写マスク及びそれらの製造方法 | |
| JP2603935B2 (ja) | レジストパターン形成方法 | |
| JPS5627929A (en) | Electron beam projection | |
| KR900004967B1 (ko) | 반도체 장치의 막식각방법 | |
| JPS6424425A (en) | Formation of tapered pattern | |
| KR100269235B1 (ko) | 리드프레임제조방법 | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPS6224628A (ja) | ホトレジストパタ−ンの形成方法 | |
| KR20030048207A (ko) | 웨이퍼 후면 연마시의 오염 방지방법 | |
| JPH06112112A (ja) | 半導体装置の製造方法 | |
| JPS59191332A (ja) | Ｘ線マスク | |
| JPS6179227A (ja) | 感光性レジストを用いたパタ−ン形成方法 | |
| JPS6335096B2 (ja) | ||
| JPS6215854B2 (ja) | ||
| JPH03147315A (ja) | パターン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPH01134917A (ja) | パターンの形成方法 | |
| JPH05251336A (ja) | 半導体装置の製造方法 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| JPH05198497A (ja) | 半導体装置の製造方法 | |
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 |