JPH0478076B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期信号抽出回路に関し、特に同期信
号が所定時間ごとに介挿されてなるデイジタルデ
ータ信号の中から同期信号を抽出する場合に適用
して好適なものである。

〔背景技術とその問題点〕

所定の時間間隔を保つように同期信号を介挿し
てなるデイジタル信号として例えばデイジタルビ
デオテープレコーダ（デイジタルVTR）におい
て処理される例えば第１図に示すようなビデオ信
号がある。

すなわちビデオ信号は画面上の所定範囲の画像
信号を表す画像データ群DAの先頭位置に当該画
面上の位置情報を表すアドレスデータADを付け
てなる１ブロツク分のビデオ信号部分DPを時間
直列的に順次連続的に伝送するような信号形式を
もち、かくして各ビデオ信号部分DPに付された
アドレスデータADを基準にして１フレーム分の
アナログビデオ信号を再現するようになされてい
る。そして再生画像を得るために必要な同期信号
は各アドレスデータADの例えば前側位置にビデ
オ信号部分DPの一部として同期信号データSYを
介挿することにより、１つのビデオ信号部分DP
の同期信号データSYが到来した時点から次のビ
デオ信号部分DPの同期信号データSYが到来した
時点までの間隔を同期信号の１周期として再生す
るようになされている。

この種のデイジタルビデオ信号においては、順
次続くビデオ信号部分DPのアドレスデータAD
は所定の規則性に従つて内容が順次変化して行く
ようなアドレス番号を付けるようになされてい
る。例えばアドレス番号は各ビデオ信号部分DP
ごとに１番地ずつ増大させて行くようなアドレス
内容をもつようになされ、かくして各画像データ
群DAの位置情報を再生側で判別し易くするよう
になされている。

ここで同期信号データSYは例えば16ビツト
（すなわち２ワード）分のデータ長を有し、当該
データ長内部の論理「Ｈ」または「Ｌ」の配列
（これをパターンと呼ぶ）として画像データ群
DA内部には生じにくいようなパターンを選択
し、かくして実際上画像データ群DAが伝送され
ている間に誤つて同期信号データSYが到来した
と判断することがないようになされている。

このような構成のビデオ信号VDをビデオ信号
再生装置において受けて同期信号を含んでなるデ
イジタルデータ信号例えば標準方式のテレビジヨ
ン信号を再現しようとする場合、同期信号データ
SYを抽出する方法としてビデオ信号再生装置側
に予め同期信号データSYと同じパターンを有す
るデータを格納しておき、順次到来するビデオ信
号VDを当該基準の同期信号パターンと常時比較
して行き、これにより基準同期信号パターンと同
じパターンの信号部分が到来したときその到来時
点を同期信号データSYが到来した時点であると
判断するような方法が考えられる。

ところがこのような方法を採用すると、同期信
号データSYと同じパターンのデータ配列が画像
データ群DA内部に発生する確率を十分に低下さ
せて実用上誤判断をさせないようにするために同
期信号データSYのビツト数をかなり長くとる必
要があり、そのためビデオ信号VDを伝送するた
めに必要な伝送時間が長くなる欠点がある。

〔発明の目的〕

本発明は以上の点を考慮してなされたもので、
ビデオ信号VD全体としてのデータ量をできるだ
け短くしながらしかも同期信号データSYと画像
データ群DAのデータ部分とを確実に識別できる
ようにした同期信号抽出回路を提案しようとする
ものである。

〔発明の概要〕

かかる目的を達成するため本発明においては、
一連のデイジタルデータの所定の時間位置に同期
信号データ、アドレスデータ及びアドレス用エラ
ー検出符号データを順次介挿してなる伝送信号を
直列−並列変換回路によつて並列データに変換
し、この直列−並列変換回路において同期信号デ
ータに対応して得られる第１の変換データに基づ
いて当該第１の変換データのパターンが所定の基
準パターンと一致しているか否かを検出して第１
の検出信号を得ると共に、直列−並列変換回路に
おいてアドレスデータ及びアドレス用エラー検出
符号データに対応して得られる第２及び第３の変
換データに基づいてアドレスデータにエラーが生
じているか否かを検出して第２の検出信号を得、
この第１及び第２の検出信号の論理レベルに基づ
いて同期出力信号を送出するようにする。

〔実施例〕

以下図面について本発明の一実施例を詳述す
る。本発明の場合ビデオ信号VDは第１図との対
応部分に同一符号を付して第２図に示すように、
各ビデオ信号部分DPについてアドレスデータ
AD及び画像データ群DA間にアドレス用エラー
検出符号データAEが介挿されている。このアド
レス用エラー検出符号データAEは16ビツトでな
り、同様に16ビツトで構成されたアドレスデータ
ADについてパリテイチエツクにより誤り訂正を
実行できるようになされている。なおこのアドレ
ス用エラー検出符号データAEとしては一般にア
ドレスデータについて用意されているものを適用
し得る。

このような構成のビデオ信号は第３図に示す同
期信号抽出回路１の直列−並列変換回路２に時間
直列的に入力される。直列−並列変換回路２は入
力端からアドレス用エラー検出符号データ変換部
２Ｐ、アドレスデータ変換部２Ａ、同期信号デー
タ変換部２Ｓを縦続接続してなり、かくして各ビ
デオ信号部分DPの同期信号データSYが同期信号
データ変換部２Ｓにシフト入力された時アドレス
データAD及びアドレス用エラー検出符号データ
AEをそれぞれ変換部２Ａ及び２Ｐに入れるよう
になされている。

変換部２Ｓ，２Ａ，２Ｐにそれぞれ入れられた
データは並列ビツトの変換データＳ１Ｓ，Ｓ１
Ａ，Ｓ１Ｐとして送出され、同期信号データSY
についての変換データＳ１Ｓが同期信号検出回路
３に与えられる。この同期信号検出回路３は同期
信号データSYについて予め定められたパターン
を格納記憶しており、これを順次到来する変換デ
ータと比較して一致したとき論理「Ｈ」に立ち上
がる同期信号一致検出出力Ｓ２を送出し、これを
出力信号形成回路４に与える。

これに対してアドレスデータADに対する変換
データＳ１Ａ及びアドレス用エラー検出符号デー
タAEに対する変換データＳ１Ｐがアドレスエラ
ー検出回路５に与えられる。このアドレスエラー
検出回路５は変換データＳ１Ａ及びＳ１Ｐによつ
てパリテイチエツク動作を実行し、アドレスデー
タADについて誤りが発生していない場合論理
「Ｈ」になりかつ誤りが発生した場合論理「Ｌ」
になるエラー検出信号Ｓ３を出力信号形成回路４
に送出する。

出力信号形成回路４は２入力アンド回路で構成
され、アドレスデータADについてエラーが検出
されずにエラー検出信号Ｓ３が論理「Ｈ」状態に
ありかつ同期信号SYが到来して同期信号一致検
出出力Ｓ２が論理「Ｈ」状態になつた時、論理
「Ｈ」に立上がる同期出力信号VOを送出する。

以上の構成において、ビデオ信号VDが順次到
来している間に同期信号データSY、アドレスデ
ータAD、アドレス用エラー検出符号データAE
（第２図）が直列−並列変換回路２に入つたタイ
ミングにおいては、同期信号データSYが変換デ
ータＳ１Ｓとして同期信号検出回路３に与えられ
ることによりこれが検出回路３に内臓されている
基準パターンと一致することが検出されて論理
「Ｈ」の同期信号一致検出出力Ｓ２が出力信号形
成回路４に送出される。

これと同時にアドレスデータ変換データＳ１Ａ
及びアドレス用エラー検出符号データ変換データ
Ｓ１Ｐに基づいてアドレスエラー検出回路５がエ
ラーチエツクを実行し、その結果エラーがなけれ
ば論理「Ｈ」のエラー検出信号Ｓ３を出力信号形
成回路４に送出する。従つて出力信号形成回路４
は同期信号データSYが同期信号抽出回路１に到
来するごとにそのタイミングで同期出力信号VO
を送出することになる。

かかる動作は同期信号データSYが到来するご
とにそのタイミングで実行され、かくして同期信
号抽出回路１から同期信号データSYに同期した
同期出力信号VOを送出できることになる。

因にアドレスデータADは各ビデオ信号部分
DPの画像データ群DAにそれぞれ付されており、
従つてこれを訂正するアドレス用エラー検出符号
データAEも各画像データ群DAごとに付されて
いる。この関係は同期信号データSYが各画像デ
ータDAに対応して設けられていることと同じで
あり、従つてアドレスデータについてのエラーチ
エツクが得られたタイミングは同期信号抽出回路
１に同期信号データSYが到来したタイミングを
表していると等価な意味を持つている。

これに対して第Ｎ番他の同期信号データSYが
同期信号抽出回路１に到来したタイミングと、次
の第（Ｎ＋１）番地の同期信号データSYが到来
したタイミングとの間にあるデータ部分例えば画
像データ群DAに信号データSYのパターンと同
じパターンのデータ部分があつた場合は、このデ
ータ部分が同期信号データ変換部２Ｓに入れば同
期信号検出回路３が論理「Ｈ」の一致検出出力Ｓ
２を送出する。しかしこの時には、アドレスデー
タAD及びアドレス用エラー検出符号データAE
はアドレスデータ変換部２Ａ及びアドレス用エラ
ー検出符号データ変換部２Ｐには入れられていな
いので、検出回路５から論理「Ｈ」がエラー検出
信号Ｓ３が送出される確率は極めて小さくなり、
従つて実際上出力信号形成回路４から論理「Ｈ」
の出力信号VOが送出されるおそれは無いと言つ
てよい。

このように第３図の構成によれば、同期信号デ
ータSYについての同期信号一致検出動作の検出
結果に加えてアドレスエラー検出動作の検出結果
に基づいて同期出力信号VOを得るようにしたこ
とにより、同期信号データSYと同じパターンの
データ部分が画像データ群DAにあつたとして
も、これにより誤つて同期信号データの検出をす
る確率を格段的に低減できる。従つて同期信号デ
ータSYのデータの長さを短くしても確実に同期
信号データSYに同期した同期出力信号VOを得
ることができる。

なお上述においてはデイジタルビデオ信号を伝
達する場合に本発明を適用したがこれに限らず、
要は同期信号データを挿入してなるデイジタル信
号に広く適用し得る。

〔発明の効果〕

以上のように本発明によれば、同期信号データ
の検出結果とアドレスデータのエラー検出結果と
に基づいて同期信号の抽出を行うようにしたこと
により、短いデータ長の同期信号データを用いて
も誤動作する確率が極めて小さい抽出動作を実行
できる同期信号抽出回路を容易に得ることができ
る。

【図面の簡単な説明】

第１図は一般的なデイジタルデータの構成を示
す信号波形図、第２図は本発明による同期信号抽
出回路に用いるデータ信号の構成を示す信号波形
図、第３図は本発明による同期信号抽出回路の一
実施例を示すブロツク図である。 １……同期信号抽出回路、２……直列−並列変
換回路、３……同期信号検出回路、４……出力信
号形成回路、５……アドレスエラー検出回路。

Claims (1)

【特許請求の範囲】
1. １ 一連のデイジタルデータの所定の時間位置に
   同期信号データ、アドレスデータ及びアドレス用
   エラー検出符号データを順次介挿してなる伝送信
   号を並列データに変換する直列−並列変換回路
   と、上記直列−並列変換回路において上記同期信
   号データに対応して得られる第１の変換データに
   基づいて当該第１の変換データのパターンが所定
   の基準パターンと一致しているか否かを検出して
   第１の検出信号を送出する同期信号検出回路と、
   上記直列−並列変換回路においてアドレスデータ
   及びアドレス用エラー検出符号データに対応して
   得られる第２及び第３の変換データに基づいて上
   記アドレスデータにエラーが生じているか否かを
   検出して第２の検出信号を送出するアドレスエラ
   ー検出回路と、上記第１及び第２の検出信号の論
   理レベルに基づいて同期出力信号を送出する出力
   信号形成回路とを具えることを特徴とする同期信
   号抽出回路。