JPH0440180A - 液晶ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状に
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。

［発明の概要〕 本発明は液晶ディスプレイ装置に関し、各信号ラインに
並列にそれぞれスイッチング素子と電荷保持手段の直列
回路を設け、任意の水平走査期間の信号を電荷保持手段
に保持すると共に、次の水平走査期間に保持された電荷
と供給された信号とを混合することによって、任意の水
平走査線を間引いて表示を行う場合にも画質劣化のない
、良好な画像が得られるようにしたものである。

〔従来の技術〕

例えば液晶を用いてテレビ画像を表示することが提案（
特開昭５９−２２０７９３号公報等参照）されている。

すなわち第２図において、（１）はテレビの映像信号が
供給される入力端子で、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチ
ング素子Ｍ１．Ｍｚ・・・Ｍ、を通じて垂直（Ｙ軸）方
向のラインＬ＋、Ｌ−・・・Ｌ。

に供給される。なおｍは水平（Ｘ軸）方向の画素数に相
当する数である。さらにｍ段のシフトレジスタ（２）が
設けられ、このシフトレジスタ（２）に水平周波数のｍ
倍のクロック信号Φ０．Φ２Ｈが供給され、このシフト
レジスタ（２）の各出力端子からのクロック信号Φ０．
Φ２Ｈによって順次走査される駆動パルス信号φＨ１＋
　　φイ２・・・φ、がスイッチング素子Ｍ、−Ｍ、％
の各制御端子に供給される。なおシフトレジスタ（２）
には低電位（ＶＳＳ）と高電位（■、）が供給され、こ
の２つの電位の駆動パルスが形成される。

また各ラインＬ、−Ｌ、にそれぞれ例えばＮチャンネル
ＦＥＴからなるスイッチング素子Ｍ　１　Ｈ、Ｍ　ｚ　
１・　・　・Ｍ　１＋　　Ｍ、ｚ、Ｍ！□・　・　・Ｍ
７□、・　・　・Ｍ　ｌ　ｌ＠　＋Ｍ１・・・Ｍ、、、
の一端が接続される。なおｎは水平走査線数に相当する
数である。このスイッチング素子Ｍ　ＩＩ−Ｍ工の他端
がそれぞれ液晶セルＣ３１゜ＣＺＩ・・・Ｃ，、、を通
じてターゲット端子（３）に接続される。

さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号ΦＩＶ
＋　　Φ２ｖが供給され、このシフトレジスタ（４）の
各出力端子からのクロック信号ΦＩＶ＋　Φ２ｖによっ
て順次走査される駆動パルス信号φＶＩ＋　　φ９□・
・・φ、が、水平（Ｘ軸）方向のゲート線Ｇ、、Ｇ。

・・・Ｇ１を通じてスイッチング素子Ｍ　ＩＩ−Ｍ　、
。

のＸ軸方向の各列ＣＭ　＋＋　−Ｍ　１−　）　、（Ｍ
　ｚ　Ｉ−Ｍ　ｚ　−）・・・　（Ｍ、、、−Ｍ、、）
ごとの制御端子にそれぞれ供給される。なお、シフトレ
ジスタ（４）にもシフトレジスタ（２）と同様にＶＳＳ
とｖＤＤが供給される。

すなわちこの回路において、シフトレジスタ（２）。

（４）には第３図Ａ、Ｂに示すようなりロック信号ΦＩ
Ｍ＋　ΦＺＮ＋　ΦＩＶ＋　Φｔｖが供給される。そし
てシフトレジスタ（２）からは同図Ｃに示すように各画
素期間ごとにφＨ１〜φ、が出力され、シフトレジスタ
（４）からは同図りに示すように１水平期間ごとにφｖ
ｌ〜φｖ７が出力される。さらに入力端子（１）には同
図已に示すような信号が供給される。

そしてφＶ＋＋　　φ８．が出力されているときは、ス
イッチング素子Ｍ、とＭ　１１〜Ｍ０がオンされ、入力
端子（１）−Ｍ、−ＬＩ−Ｍｌ、−Ｃ１１−ターゲット
端子（３）の電流路が形成されて液晶セルＣＩ＋に入力
端子（１）に供給された信号とターゲット端子（３）と
の電位差が供給される。このためこのセルＣＩ＋の容量
分に、１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応して液晶
の光透過率が変化される。これと同様のことがセルＣ３
２〜Ｃ０について順次行われ、さらに次のフィールドの
信号が供給された時点で各セルＣ１〜Ｃ０の電荷量が書
き換えられる。

このようにして、映像信号の各画素に対応して液晶セル
ＣＩｌ〜Ｃ１１１１１の光透過率が変化され、これが順
次繰り返されてテレビ画像の表示が行われる。

さらに液晶で表示を行う場合には、一般にその信顧性、
寿命を長（するため交流駆動が用いられる。例えばテレ
ビ画像の表示においては、１フイールドまたはｌフレー
ムごとに映像信号を反転させた信号を入力端子（１）に
供給する。また液晶ディスプレイ装置においては表示の
垂直方向のシューテイング等を防止する目的で信号を１
水平期間ごとに反転することが行われている。すなわち
入力端子（１）には第３図已に示すように１水平期間ご
とに反転されると共に１フイールドまたは１フレームご
とに反転された信号が供給される。

〔発明が解決しようとする課題〕

ところでこのような装置において、例えばＮＴＳＣ方式
のディスプレイ装置を用いてＰＡＬ方式の画像の表示を
行うことが要求されている。その場合に例えば水平・垂
直の同期周波数の変換はクロック信号Φ４．Φ２Ｍ＋　
ΦｌＶ＋　Φｚｖの周波数を調整することによって支障
な（行うことができる。

しかしＰＡＬ方式とＮＴＳＣ方式の水平走査線数の遵い
は単純には変換することができない。

すなわちＰＡＬ方式の水平走査線数をＮＴＳＣ方式変換
する場合には通常６本の水平走査線を５本に間引くこと
によって行われるが、これを単純に間引いたのでは間引
かれる走査線の前後の信号の変化が大きくなり、このた
めに画質を劣化させてしまう可能性がある。そこで間引
かれる走査線の信号を表示される走査線の信号に混合し
て信号の変化を少なくし、画質の劣化を防止することが
考えられている。

第４図はそのための回路構成を示す。この図において、
（５）は間引かれる水平走査線に対応するスキップ信号
の供給される入力端子であって、この入力端子（５）か
らの信号が各ゲート線Ｇ、−Ｇ、に設けられたゲート回
路（６，Ｌ　（６□）・・・（６，）に供給されてゲー
ト線Ｇ１〜Ｇ、、への駆動パルス信号φ９゜〜φｖ７の
供給が遮断されると共に、クロック信号ΦＩＶ＋　Φｔ
Ｖの入力端子に設けられたゲート回路（７１）、　（７
□）に供給されてシフトレジスタ（４）の駆動が停止さ
れる。

それと共に、入力端子（１）からの信号がスイッチ（８
１’）、　（８２）を通じてスイッチング素子Ｍ１〜Ｍ
１に供給されるようにされ、このスイッチ（８１）の他
方の固定接点に得られる信号が１水平期間の遅延回路（
ＩＨＤＬ）（８３）を通じて平均化回路（８４）に供給
されてスイッチ（８１）の一方の固定接点からの信号と
平均化（混合）され、この平均化された信号がスイッチ
（８２）の他方の固定接点に供給される。

またスイッチ（８１）が端子（５）からのスキップ信号
で制御されると共に、スイッチ（８２）が端子（５）か
らのスキップ信号を１水平期間の遅延回路（９）で遅延
した信号で制御される。以下は従来の回路と同様にされ
る。

従ってこの装置において、任意の水平走査期間に端子（
５）にスキップ信号が供給されると、シフトレジスタ（
４）の駆動が停止されると共に、ゲート綿Ｇ、〜Ｇ、へ
の駆動パルス信号φ９．〜φ、の供給が遮断され、この
間スイッチング素子Ｍ、、−Ｍ−は全てオフになる。そ
れと共に、この間の入力端子（１）からの信号が１水平
期間遅延され、この遅延された信号が次の水平期間の信
号と平均化される。

そして次の水平走査期間にシフトレジスタ（４）の駆動
が再開され、ゲート線Ｇ１〜Ｇ７への駆動パルス信号φ
Ｖ、〜φ□の供給が再開されることによって、上述の平
均化された信号が対応する水平走査線に供給され、間引
かれた画像の表示が行われる。

ところがこの装置において、映像信号の遅延を行う遅延
回路（８３）はアナログ信号の遅延を行うために、例え
ば外付は部品としてＣＣＤあるいはガラス遅延線等の大
型の回路装置が必要となり、装置の小型化の障害となる
。また遅延回路（８３）を内蔵する場合も１水平期間分
のラインメモリ等が必要となり、構成が極めて複雑にな
ってしまうものであった。。

この出願はこのような点に鑑みてなされたもので、簡単
な構成で良好な画像の間引きを行うことができるように
したものである。

〔課題を解決するための手段〕

本発明は、垂直方向に平行に配設された複数の第１の信
号線（Ｌ、〜Ｌ、）と、水平方向に平行に配設された複
数の第２の信号線（Ｇ、〜Ｇ、、）とが設けられ、これ
らの第１．第２の信号線の各交点にそれぞれ選択素子（
Ｍ、、−Ｍ、、、）を介して液晶セル（Ｃ，、〜Ｃ工）
が設けられてなる液晶ディスプレイ装置において、上記
複数の第１の信号線にそれぞれ並列にスイッチング素子
（Ｍｌ、〜Ｍ、、）と電荷保持手段（Ｘ　、ｌｔ　””
’　Ｘ工）との直列回路が設けられ、任意の水平走査期
間（スキップ信号：端子（５））に上記第２の信号線へ
の信号の供給が停止（ゲート回路（６１）〜（６，、）
）されると共に上記スイッチング素子が導通されて上記
第１の信号線に供給される信号電荷が上記電荷保持手段
に供給され、次の上記水平走査期間（遅延回路（９））
に上記第２の信号線への信号の供給が再開されると共に
上記スイッチング素子が順次導通されて、上記第１の信
号線に供給される信号電荷と上記電荷保持手段に保持さ
れた信号電荷とが混合されて上記液晶セルに供給される
ようにしたことを特徴とする液晶ディスプレイ装置であ
る。

〔作用］ これによれば、各信号ラインに並列にそれぞれスイッチ
ング素子と電荷保持手段の直列回路が設けられ、任意の
水平走査期間の信号が電荷保持手段に保持されると共に
、次の水平走査期間に保持された電荷と供給された信号
とが混合されることによって、簡単な構成で、任意の水
平走査線を間引いて表示を行う場合にも画質劣化のない
、良好な画像を得ることができる。

（実施例〕 第１図において、各信号ラインＬ、〜Ｌ、に並列にそれ
ぞれスイッチング素子Ｍ、１〜Ｍｍ、と電荷保持手段を
構成するコンデンサＸＨ，％Ｘ、、の直列回路が接続さ
れる。さらにこれらのスイ・ノチング素子Ｍ　＋１１　
”　Ｍ　ｍ　ＩＩの各制御端子にスキップ信号の入力端
子（５）が接続されると共に、これらのスイ・ノチング
素子Ｍ　、、　”’−＋　Ｍ　、、の各制御端子がそれ
ぞれスイ・ンチング素子Ｍｂ、〜Ｍ−を通じて次段のス
イ・ンチング素子Ｍ１〜Ｍ訛シフトレジスタ（２）との
接続中点に接続される。なお終段のスイッチング素子Ｍ
−はシフトレジスタ（２）の駆動パルス信号φＮ、。、
の出力端子に接続される。そしてこれらのスイッチング
素子Ｍｂ１〜Ｍ工の各制御端子に１水平期間の遅延回路
（９）を介して端子（５）が接続される。

また端子（５）からのスキップ信号がインバータ（８）
を通じて各ゲート線Ｇ、〜Ｇ、、に設けられたアンドゲ
ート回路（６，）、　（６□）・・・（し）に供給され
てゲート線Ｇ、−Ｇ、への駆動パルス信号φＶｌ〜φＶ
イの供給が遮断されると共に、クロック信号ΦｌＶ＋Φ
２ｖの入力端子に設けられたアンドゲート回路（７、）
　。

（７りに供給されてシフトレジスタ（４）の駆動が停止
される。なおこの図ではゲート回路を具体的にアンド回
路を用いて示したが、この動作は課題で述べた回路と同
等である。さらに以下は従来の回路と同様にされる。

従ってこの装置において、任意の水平走査期間に端子（
５）に供給されるスキップ信号が高電位になると、スイ
ッチング素子Ｍ１、〜Ｍａｍが導通され、この時の各信
号ラインＬ、〜Ｌ、の信号が電荷の形でコンデンサＸＩ
４１”’ＸＮｓに供給保持される。

これに対して、次の水平走査期間にスイッチング素子Ｍ
１〜Ｍ、が順次オンされると、その時の入力端子（１）
からの映像信号がそれぞれ信号ラインＬ。

〜Ｌ、の配線容量ＸＬに保持される。またスイッチング
素子Ｍ、１〜Ｍ工が導通されることによって、次段のス
イッチング素子Ｍ、〜Ｍ、％のオンのタイミングでスイ
ッチング素子Ｍ□〜Ｍ、が導通される。

これによって、各コンデンサｘ１４Ｉ−ｘ工に保持され
た信号と配線容量ＸＬに保持された信号とが混合され、
ここで各コンデンサＸ１４１〜ＸＭｍの容量とそれぞれ
の配線容量ＸＬとを等しくしておくことにより、これら
の信号の平均化された信号が形成される。そしてこの平
均化された信号が液晶セルＣＩ　＋　”””　Ｃｎ＋＊
に供給され、ここで各液晶セルＣ目〜Ｃ−の保持容量Ｘ
、を配線容量Ｘ〔より充分少とすれば、この平均化され
た信号が保持容量Ｘ、に供給保持される。

すなわちこの装置において、任意の水平走査期間に端子
（５）にスキップ信号が供給されると、シフトレジスタ
（４）の駆動が停止されると共に、ゲート線０１〜Ｇ□
への駆動パルス信号φ□〜φ１の供給が遮断され、この
間スイッチング素子Ｍ　Ｉ　＋　””’　Ｍ　ｈ　ｍは
全てオフになる。それと共に、この間の入力端子（１）
からの信号がコンデンサＸＮＩ〜Ｘ　ＨＭに保持され、
この保持された信号が次の水平期間の信号と平均化され
る。そして次の水平走査期間にシフトレジスタ（４）の
駆動が再開され、ゲート線Ｇ１〜Ｇ７への駆動パルス信
号φ９．〜φ□の供給が再開されることによって、上述
の平均化された信号が対応する水平走査線に供給され、
間引かれた画像の表示が行われる。

こうしてこの装置によれば、各信号ラインに並列にそれ
ぞれスイッチング素子と電荷保持手段の直列回路が設け
られ、任意の水平走査期間の信号が電荷保持手段に保持
されると共に、次の水平走査期間に保持された電荷と供
給された信号とが混合されることによって、簡単な構成
で、任意の水平走査線を間引いて表示を行う場合にも画
質劣化のない、良好な画像を得ることができるものであ
る。

なお上述の装置において、遅延回路（９）はスキップ信
号をディジタル的に遅延するものであって、例えばフリ
ップフロップにて簡単に構成することができる。あるい
はシフトレジスタ（４）の１段を流用して形成するよう
にしてもよい。

またスイッチング素子Ｍ、−Ｍ、及びＭ０〜ＭｍＭは上
述の例ではＮチャンネルＦＥＴで示したが、素子中の信
号の低下を避けるためにはＣＭＯ３素子を用いるように
してもよい。

さらに上述の装置はＰＡＬ方式からＮＴＳＣ方式への変
換に限らず、ＨＤＴＶからＮＴＳＣ，ＰＡＬへの変換等
、任意の走査線の間引き表示に適用できる。

なおこの装置は、サンプリング手段、ゲート回路、シフ
トレジスタ等をオンチップ化した単一の液晶ディスプレ
イ装置に適用されるものである。

ぞれスイッチング素子と電荷保持手段の直列回路が設け
られ、任意の水平走査期間の信号が電荷保持手段に保持
されると共に、次の水平走査期間に保持された電荷と供
給された信号とが混合されることによって、簡単な構成
で、任意の水平走査線を間引いて表示を行う場合にも画
質劣化のない、良好な画像を得ることができるようにな
った。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図〜第４図は従来
の装置の説明のための図である。 Ｌ１〜Ｌ、は垂直信号線、Ｇ、−Ｇ、、はゲート線、Ｍ
　ｌ−Ｍ　ｖｓ　＋　Ｍ　ａ　１〜Ｍ　Ｒｍｒ　Ｍｂｌ
〜Ｍ工１Ｍ、１〜Ｍ。 はスイッチング素子、ＣＩ　＋　””’　Ｃｎｍは液晶
セル、Ｘ□〜ＸＨｓはコンデンサ、ＸＬは配線容量、Ｘ
３は保持容量、（１）　（３）　（５）は端子、（２）
　（４）はシフトレジスタ、（６Ｉ）〜（６，ｌ）　（
７，）　（７□）はゲート回路、（８）はインバータ、
（９）は遅延回路である。 〔発明の効果〕

Claims (1)

1. 【特許請求の範囲】 垂直方向に平行に配設された複数の第１の信号線と、水
   平方向に平行に配設された複数の第２の信号線とが設け
   られ、これらの第１、第２の信号線の各交点にそれぞれ
   選択素子を介して液晶セルが設けられてなる液晶ディス
   プレイ装置において、上記複数の第１の信号線にそれぞ
   れ並列にスイッチング素子と電荷保持手段との直列回路
   が設けられ、 任意の水平走査期間に上記第２の信号線への信号の供給
   が停止されると共に上記スイッチング素子が導通されて
   上記第１の信号線に供給される信号電荷が上記電荷保持
   手段に供給され、 次の上記水平走査期間に上記第２の信号線への信号の供
   給が再開されると共に上記スイッチング素子が順次導通
   されて、 上記第１の信号線に供給される信号電荷と上記電荷保持
   手段に保持された信号電荷とが混合されて上記液晶セル
   に供給されるようにしたことを特徴とする液晶ディスプ
   レイ装置。